RU2143140C1

RU2143140C1 - Shift register

Info

Publication number: RU2143140C1
Application number: RU98109551A
Authority: RU
Inventors: С.В. Гребенев; И.А. Дроздов; В.А. Иванов; А.М. Лихачев; С.В. Спирин
Original assignee: Военная академия связи
Priority date: 1998-05-19
Filing date: 1998-05-19
Publication date: 1999-12-20

Abstract

FIELD: computer engineering, in particular, design of special purpose control equipment, diagnostic equipment. SUBSTANCE: device has N bits, where N is not less than 3. Each bit of shift register comprises flip-flop 2 and AND gate 3. Clock inputs of flip-flops 2 for all bits except (N-1) and N-th ones, are joined and serve as clock input of shift register. First input of input AND gate 4 serves as information input of shift register. In addition bit with number (N-1) has OR gate 7 and univibrator 6. EFFECT: increased field of application, in particular, possibility to design general and special purpose control equipment for hot-redundancy devices. 2 dwg

Description

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования. The invention relates to the field of computer technology and can be used in the construction of universal and specialized control devices, as well as in diagnostic devices.

Известны регистры сдвига, например:
"Регистр сдвига" (авторское свидетельство СССР N 1179435, кл. G 11 С 19/00, 1985). Он содержит группу из n-1 двухвходовых элементов И, элемент ИЛИ, элемент И, в каждом разряде двухступенчатый JK-триггер, элемент И и в каждом разряде, кроме последнего, элемент ИЛИ. Может быть использован в устройствах обработки цифровой информации. Недостатком данного устройства является ограниченная область применения.Shift registers are known, for example:
"Shift register" (USSR author's certificate N 1179435, class G 11 C 19/00, 1985). It contains a group of n-1 two-input elements AND, an OR element, an AND element, in each category a two-stage JK trigger, an AND element and in each category, except the last, an OR element. It can be used in digital information processing devices. The disadvantage of this device is the limited scope.

"Регистр сдвига" (авторское свидетельство СССР N 1688287, кл. G 11 С 19/00, 1991). Он содержит в каждом разряде JK- триггер, первый и второй элемента И, в каждом разряде, кроме последнего, первый и второй элементы ИЛИ, вход сброса, вход сдвига, прямой и инверсный информационные входы, выход информации в прямом и последовательном коде, вход уплотнения единиц и вход уплотнения нулей. Может быть использован в устройствах диагностирования и статистической обработки информации. Недостатком данного устройства является ограниченная область применения. "Shift register" (USSR author's certificate N 1688287, CL G 11 C 19/00, 1991). It contains in each category a JK trigger, the first and second AND elements, in each category, except the last, the first and second OR elements, a reset input, a shift input, direct and inverse information inputs, information output in a direct and sequential code, a compression input units and input compaction zeros. It can be used in diagnostic devices and statistical information processing. The disadvantage of this device is the limited scope.

Наиболее близким по технической сущности к предлагаемому регистру сдвига является регистр сдвига (см. авторское свидетельство СССР N 1049978, кл. G 11 С 19/00), состоящий из N разрядов, где N ≥ 3 и содержащий в каждом разряде триггер и элемент И, выход триггера n-го разряда, где n=1,2,...N-1, подключен к информационному входу триггера n+1-го разряда, тактовые входы триггеров всех разрядов объединены и являются тактовым входом регистра сдвига. Регистр сдвига выполняет функции сдвига и сжатия информации. The closest in technical essence to the proposed shift register is the shift register (see USSR author's certificate N 1049978, class G 11 C 19/00), consisting of N digits, where N ≥ 3 and containing a trigger and an element And in each digit, trigger output of the n-th category, where n = 1,2, ... N-1, is connected to the information input of the trigger of the n + 1-th category, the clock inputs of the triggers of all bits are combined and are the clock input of the shift register. The shift register performs the functions of shifting and compressing information.

Однако устройство-прототип имеет недостаток: ограниченная область применения. Это связано с отсутствием возможности прямого применения в устройствах управления квазирезервируемыми системами, в управляющих вычислительных машинах, где необходимо принятие решения на включение дополнительных устройств, при изменении состояний системы. However, the prototype device has a drawback: limited scope. This is due to the lack of the possibility of direct application in control devices of quasi-redundant systems, in control computers, where it is necessary to make decisions on the inclusion of additional devices when changing system states.

Целью изобретения является разработка регистра сдвига, обладающего более широкой областью применения за счет введения дополнительных элементов и связей между ними. The aim of the invention is to develop a shift register with a wider field of application due to the introduction of additional elements and relationships between them.

Поставленная цель достигается тем, что в известный регистр сдвига, состоящий из N разрядов, где N ≥ 3, и содержащий в каждом разряде триггер и элемент И, выход триггера n-го разряда, где n=l,2,...N-l, подключен к информационному входу триггера n+1-го разряда, тактовые входы триггеров всех разрядов, кроме N-1 и N-го, объединены и являются тактовым входом регистра сдвига, дополнительно введены входной элемент ИЛИ, установочный блок, n выходных элементов ИЛИ. Первый вход входного элемента ИЛИ является информационным входом регистра сдвига, а его второй вход подключен к выходу триггера последнего разряда. Вход установочного блока подключен к входам "установка в 0" триггеров всех разрядов, кроме N-го, а выход установочного блока подключен к первым входам элементов И всех разрядов, вторые входы элементов И всех разрядов подключены к управляющему входу регистра сдвига, а выход элемента И n-го разряда, кроме n=N, подключен ко входу "установка в 1" триггера n-го разряда. Выход входного элемента ИЛИ подключен к информационному входу триггера первого разряда, причем дополнительно в N-1-м разряде введены элемент ИЛИ и одновибратор. Первый вход дополнительного элемента ИЛИ N-1-го разряда подключен к тактовому входу регистра сдвига, а второй вход - к выходу одновибратора. Вход одновибратора подключен к выходу триггера N-1-го разряда. Выход дополнительного элемента ИЛИ N-1-го разряда подключен к тактовым входам триггеров N-1-го и N-го разрядов. Выход элемента И N-го разряда подключен ко входу "установка в 0" триггера N-го разряда. Вход "установка в 1" триггера N-го разряда подключен к входу установочного блока, причем выход триггера каждого разряда, кроме N-го, подключен к первому входу n-го выходного элемента ИЛИ. Второй вход n-го элемента ИЛИ является блокировочным входом регистра сдвига. Выход n-го выходного элемента ИЛИ является параллельным информационным выходом регистра сдвига. Управляющие входы триггеров всех разрядов объединены и являются управляющим входом регистра сдвига. This goal is achieved by the fact that in the well-known shift register, consisting of N digits, where N ≥ 3, and containing a trigger and element And in each digit, the output of the trigger of the n-th digit, where n = l, 2, ... Nl, connected to the information input of the trigger of the n + 1-th category, the clock inputs of the triggers of all bits except the N-1 and N-th are combined and are the clock input of the shift register, an OR input element, an installation block, n output OR elements are additionally introduced. The first input of the input element OR is the information input of the shift register, and its second input is connected to the output of the trigger of the last digit. The input of the installation block is connected to the inputs “set to 0” of the triggers of all bits except the Nth, and the output of the installation block is connected to the first inputs of the elements AND of all bits, the second inputs of the elements of all bits are connected to the control input of the shift register, and the output of the element AND The nth discharge, except for n = N, is connected to the input "setting to 1" of the trigger of the nth discharge. The output of the input OR element is connected to the information input of the trigger of the first category, moreover, an OR element and a one-shot are introduced in the N-1st category. The first input of the additional element OR N-1st discharge is connected to the clock input of the shift register, and the second input to the output of a single-shot. The input of the single-shot is connected to the output of the trigger N-1st discharge. The output of an additional OR element of the N-th digit is connected to the clock inputs of the triggers of the N-th and N-th digits. The output of the And element of the Nth discharge is connected to the input "setting to 0" of the trigger of the Nth discharge. The input "setting to 1" of the trigger of the Nth discharge is connected to the input of the installation unit, and the output of the trigger of each discharge, except for the Nth, is connected to the first input of the nth output element OR. The second input of the nth OR element is a blocking input of the shift register. The output of the nth output element OR is a parallel information output of the shift register. The control inputs of the triggers of all bits are combined and are the control input of the shift register.

Благодаря совокупности существенных признаков, заключающихся во введении новых элементов: входной элемент ИЛИ 4, установочный блок 8, n выходных элементов ИЛИ 5 и связей между ними, расширяется область применения регистра сдвига. Регистр сдвига позволяет осуществлять работу в параллельно-последовательном режиме сдвига информации, в режиме таймера, как управляющее устройство в квазирезервируемых устройствах. Due to the combination of essential features consisting in the introduction of new elements: input element OR 4, installation block 8, n output elements OR 5 and the connections between them, the scope of the shift register is expanding. The shift register allows you to work in parallel-serial mode shift information, in timer mode, as a control device in quasi-reserved devices.

Проведенный анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностью признаков, тождественными всем признакам заявленного технического решения, отсутствуют, что указывает на соответствие заявленного изобретения условию патентоспособности "новизна". The analysis of the prior art made it possible to establish that analogues that are characterized by a combination of features that are identical to all the features of the claimed technical solution are absent, which indicates the compliance of the claimed invention with the condition of patentability "novelty".

Результаты поиска известных решений в данной и смежной областях техники с целью выявления признаков, совпадающих с отличительными от прототипа признаками заявленного объекта, показали, что они не следуют явным образом из уровня техники. Из уровня техники также не выявлена известность выявления предусматриваемых существенными признаками заявленного изобретения преобразований на достижение указанного технического результата. Следовательно, заявленное изобретение соответствует условию патентоспособности "изобретательский уровень". The search results for known solutions in this and related fields of technology in order to identify features that match the distinctive features of the claimed object from the prototype showed that they do not follow explicitly from the prior art. The prior art also did not reveal the fame of identifying provided for by essential features of the claimed invention transformations to achieve the specified technical result. Therefore, the claimed invention meets the condition of patentability "inventive step".

Заявленное устройство поясняется чертежами, на которых показаны:
- Фиг. 1 - общая функциональная схема предлагаемого регистра сдвига;
- Фиг. 2 - функциональная схема установочного блока.The claimed device is illustrated by drawings, which show:
- FIG. 1 is a general functional diagram of a proposed shift register;
- FIG. 2 is a functional diagram of the installation block.

Регистр сдвига, показанный на фиг. 1, состоит из N разрядов 1, где N ≥ 3. Каждый разряд регистра состоит из триггера 2 и элемента И 3. Выход триггера 2 n-го разряда, где n=l,2,...N-l, подключен к информационному входу триггера n+1-го разряда. Тактовые входы триггеров 2 всех разрядов, кроме N-1 и N-го разрядов, объединены и являются тактовым входом регистра сдвига. Первый вход входного элемента ИЛИ 4 является информационным входом регистра сдвига, а его второй вход подключен к выходу триггера 2_N последнего разряда. Вход установочного блока 8 подключен к входам "установка в 0" триггеров 2 всех разрядов, кроме N-го, а выход установочного блока 8 подключен к первым входам элементов И 3 всех разрядов. Вторые входы элементов И 3 всех разрядов подключены к управляющему входу регистра сдвига, а выход элемента И 3 n-го разряда, кроме n= N, подключен ко входу "установка в 1" триггера 2 n-го разряда. Выход входного элемента ИЛИ 4 подключен к информационному входу триггера 2₁ первого разряда, причем дополнительно в N-1-м разряде введены элемент ИЛИ 7 и одновибратор 6. Первый вход дополнительного элемента ИЛИ 7 N-l-го разряда подключен к тактовому входу регистра сдвига, а второй вход - к выходу одновибратора 6. Вход одновибратора 6 подключен к выходу триггера 2_N-1 N-1-го разряда. Выход дополнительного элемента ИЛИ 7 N-1-го разряда подключен к тактовым входам триггеров 2 N-1-го и N-го разрядов. Выход элемента И 3_N N-го разряда подключен ко входу "установка в 0" триггера 2_N N-го разряда. Вход "установки в 1" триггера 2_N N-го разряда подключен к входу установочного блока 8, причем выход триггера 2 каждого разряда, кроме N-го, подключен к первому входу n-го выходного элемента ИЛИ 5. Второй вход n-го выходного элемента ИЛИ 5 является блокировочным входом регистра сдвига. Выход n-го выходного элемента ИЛИ 5 является параллельным информационным выходом регистра сдвига. Управляющие входы триггеров 2 всех разрядов объединены и являются управляющим входом регистра сдвига.The shift register shown in FIG. 1, consists of N bits 1, where N ≥ 3. Each bit of the register consists of trigger 2 and element 3. The output of trigger 2 of the n-th bit, where n = l, 2, ... Nl, is connected to the information input of the trigger n + 1st category. The clock inputs of triggers 2 of all bits, except for the N-1 and N-th bits, are combined and are the clock input of the shift register. The first input of the input element OR 4 is the information input of the shift register, and its second input is connected to the output of the trigger 2 _{N of the} last digit. The input of the installation block 8 is connected to the inputs "set to 0" of the triggers 2 of all digits, except for the Nth, and the output of the installation block 8 is connected to the first inputs of the elements And 3 of all digits. The second inputs of the And 3 elements of all digits are connected to the control input of the shift register, and the output of the And 3 element of the n-th digit, except for n = N, is connected to the "setting 1" trigger of the 2 n-th digit. The output of the input element OR 4 is connected to the information input of the trigger 2 _{1 of the} first category, moreover, the element OR 7 and the single-vibrator 6 are introduced in the N-1st category. The first input of the additional element OR 7 of the Nlth category is connected to the clock input of the shift register, and the second input is to the output of the single-shot 6. The input of the single-shot 6 is connected to the output of the trigger 2 _N-1 N-1 discharge. The output of the additional element OR 7 of the N-1st discharge is connected to the clock inputs of the triggers 2 of the N-1st and Nth digits. The output of the element And 3 _N N-th category is connected to the input "setting 0" trigger 2 _N N-th category. The input "setting 1" trigger 2 _N N-th category is connected to the input of the installation unit 8, and the output of trigger 2 of each category, except the N-th one, is connected to the first input of the n-th output element OR 5. The second input of the n-th output element OR 5 is a blocking input of the shift register. The output of the nth output element OR 5 is a parallel information output of the shift register. The control inputs of the triggers 2 of all bits are combined and are the control input of the shift register.

Установочный блок 8 предназначен для установки регистра сдвига в исходное состояние и может быть, в частности, реализован по схеме, показанной на фиг. 2. Установочный блок состоит из резистора 8.1, конденсатора 8.2 и источника питания 8.3. Первый вывод резистора 8.1 является входом установочного блока и подключен к положительной клемме источника питания 8.3, отрицательная клемма которого заземлена. Второй вывод резистора 8.1 подключен к первому выводу конденсатора 8.2 и является выходом установочного блока. Второй вывод конденсатора 8.2 заземлен. The mounting unit 8 is designed to set the shift register to its initial state and can, in particular, be implemented according to the circuit shown in FIG. 2. The installation block consists of a resistor 8.1, a capacitor 8.2 and a power source 8.3. The first output of the resistor 8.1 is the input of the installation unit and is connected to the positive terminal of the power supply 8.3, the negative terminal of which is grounded. The second output of the resistor 8.1 is connected to the first output of the capacitor 8.2 and is the output of the installation block. The second terminal of capacitor 8.2 is grounded.

Входящие в общую структуру регистра сдвига элементы являются типовыми и могут быть технически реализованы в настоящее время при использовании имеющейся элементной базы. Elements included in the general structure of the shift register are typical and can be technically implemented at present using the available element base.

Триггеры могут быть реализованы на интегральных микросхемах, описаны: В. А. Батушев, В.Н.Вениаминов, В.Г.Ковалева и др.; Микросхемы и их применение - М.: Энергия, 1978 г., стр.164-168. Triggers can be implemented on integrated circuits, described: V. A. Batushev, V. N. Veniaminov, V. G. Kovaleva and others; Chips and their application - M .: Energy, 1978, pp. 164-168.

Двухвходовые элементы И 3 могут быть реализованы на интегральных микросхемах, описаны: Б. В. Тарабрин, Л.Ф.Лунин, Ю.Н.Смирнов и др.; Интегральные микросхемы; Справочник. - Издание второе, исправленное - М: Энергоатомиздат, 1985 г., стр. 189. Two-input elements And 3 can be implemented on integrated circuits, described: B.V. Tarabrin, L.F. Lunin, Yu.N. Smirnov and others; Integrated circuits; Directory. - Second edition, revised - M: Energoatomizdat, 1985, p. 189.

Двухвходовые элементы ИЛИ 4,7,5 могут быть реализованы на интегральных микросхемах, описаны: Б.В.Тарабрин, Л.Ф.Лунин, Ю.Н.Смирнов и др.; Интегральные микросхемы; Справочник. - Издание второе, исправленное - М: Энергоатомиздат, 1985 г., стр. 189. Two-input elements OR 4,7,5 can be implemented on integrated circuits, described: B.V. Tarabrin, L.F. Lunin, Yu.N. Smirnov and others; Integrated circuits; Directory. - Second edition, revised - M: Energoatomizdat, 1985, p. 189.

В качестве одновибратора 6 применяются ждущие мультивибраторы, которые описаны: В. А. Батушев, В.Н.Вениаминов. В.Г.Ковалева и др.; Микросхемы и их применение - М.: Энергия, 1978 г., стр.193 или В.П.Шило. Линейные интегральные схемы - М.: Советское радио, 1979 г., стр.210-214. As a single vibrator 6, standby multivibrators are used, which are described by: V. A. Batushev, V.N. Veniaminov. V.G. Kovaleva et al .; Chips and their application - M .: Energy, 1978, p. 193 or V.P.Shilo. Linear Integrated Circuits - M.: Soviet Radio, 1979, pp. 210-214.

Резистор 8.1 может быть реализован путем применения матрицы резисторов, описано: Б. В. Тарабрин, Л.Ф.Лунин, Ю.Н.Смирнов и др.; Интегральные микросхемы; Справочник. - Издание второе, исправленное - М: Энергоатомиздат, 1985 г., стр. 190. Resistor 8.1 can be implemented by using a matrix of resistors, described by B.V. Tarabrin, L.F. Lunin, Yu.N. Smirnov, and others; Integrated circuits; Directory. - Second edition, revised - M: Energoatomizdat, 1985, p. 190.

Регистр сдвига работает следующим образом. При включении питания 2₁, 2₂, 2₃, 2₄... 2_N триггеры устанавливаются в исходное состояние благодаря кратковременной подаче на установочные входы

первых N-1 триггеров и

N-го триггера низкого уровня сигнала через конденсатор 8.2 установочного блока, а на

входы триггеров 2₁, 2₂, 2₃, 2₄... и на

вход триггера 2_N высокого уровня сигнала. По мере заряда конденсатора 8.2 установочного блока через резистор 8.1 триггеры подготавливаются к работе по "D" информационному входу (на установочных входах появляются сигнал

. При этом на выходах первых N-1 триггеров будет 0, а на выходе N-го 1. Работа регистра сдвига в режиме "линейного регистра сдвига" обеспечивается подачей 1 на "V" входы триггеров и сдвигающих синхроимпульсов на их "C'' входы. Таким образом будет осуществляться кольцевое перемещение 1 по разрядам регистра сдвига, а на выходах элементов ИЛИ 5, являющихся выходами регистра сдвига, попеременно формируются комбинации, содержащие N-1 разрядов: 100...00, 010...00,., 000...11. При появлении 1 на выходе триггера 2_N-1 с помощью одновибратора 6 и элемента ИЛИ 7 осуществляется автоматический переход от кода 000...01 к коду 100...00. При этом на вторых входах элементов ИЛИ 5 будут сигналы логического 0 и на выходе регистра будут сигналы с выходов триггеров регистра сдвига. Если на управляющий вход поступит сигнал логического 0, то он через элементы И 3 "опрокинет" триггеры 2 в исходное состояние, соответствующее коду 000...01 и запретит их работу подачей логического 0 на "V" входы "D-V" триггеров. Тогда сигналы на выходах регистра сдвига будут соответствовать сигналам, поступающим на блокирующие входы регистра сдвига.The shift register works as follows. When you turn on the power 2 ₁ , 2 ₂ , 2 ₃ , 2 ₄ ... 2 _{N, the} triggers are set to their original state due to the short-term supply to the installation inputs

first N-1 triggers and

N-th trigger of a low signal level through the capacitor 8.2 of the installation block, and on

trigger inputs 2 ₁ , 2 ₂ , 2 ₃ , 2 ₄ ... and on

trigger input 2 _N high signal level. As the capacitor 8.2 of the installation block is charged through the resistor 8.1, the triggers are prepared for work on the "D" information input (a signal appears on the installation inputs

. In this case, the outputs of the first N-1 triggers will be 0, and the output of the Nth 1. The operation of the shift register in the "linear shift register" mode is provided by supplying 1 to the "V" inputs of the triggers and shifting clock pulses to their "C" inputs. Thus, a circular movement of 1 along the bits of the shift register will be carried out, and at the outputs of the OR elements 5, which are the outputs of the shift register, combinations containing N-1 bits will be alternately formed: 100 ... 00, 010 ... 00,., 000. ..11. When the output of latch 1 2 _N-1 via monostable 6 and OR 7 carried aw an automatic transition from the code 000 ... 01 to the code 100 ... 00. At the same time, there will be logic 0 signals at the second inputs of OR elements 5 and there will be signals from the outputs of the shift register triggers at the output of the register. then it will overturn triggers 2 through the And 3 elements to the initial state corresponding to the code 000 ... 01 and prohibit their operation by supplying a logic 0 to the “V” inputs of the “DV” triggers. Then the signals at the outputs of the shift register will correspond to the signals received to the blocking inputs of the shift register.

Таким образом, по сравнению с известным предлагаемый регистр имеет большие функциональные возможности, поскольку может быть использован при построении универсальных и специализированных управляющих устройств для квазирезервированных устройств, а также в устройствах диагностирования. Thus, in comparison with the known, the proposed register has great functionality, since it can be used in the construction of universal and specialized control devices for quasi-reserved devices, as well as in diagnostic devices.

Список использованной литературы:
В. А. Батушев, В.Н.Вениаминов, В.Г.Ковалева и др.; Микросхемы и их применение - М.: Энергия, 1978 г., 248 с.List of used literature:
V.A. Batushev, V.N. Veniaminov, V.G. Kovaleva and others; Chips and their application - M .: Energy, 1978, 248 p.

Б. В. Тарабрин, Л. Ф.Лунин, Ю.Н.Смирнов и др.; Интегральные микросхемы; Справочник. - Издание второе, исправленное - М: Энергоатомиздат, 1985 г., 380 с. B.V. Tarabrin, L.F. Lunin, Yu.N. Smirnov, and others; Integrated circuits; Directory. - Second edition, revised - M: Energoatomizdat, 1985, 380 p.

В. П. Шило. Линейные интегральные схемы - М.: Советское радио, 1979 г., стр. 210-214; В. П. Шило Линейные интегральные схемы - М.: Советское радио, 1979 г., 368 с. V.P. Shilo. Linear Integrated Circuits - M .: Soviet Radio, 1979, pp. 210-214; V.P. Shilo Linear Integrated Circuits - M .: Soviet Radio, 1979, 368 p.

Claims

The shift register, consisting of N digits, where N ≥ 3, and containing a trigger and an element And in each digit, the output of the trigger of the n-th digit, where n = 1, 2,. . . , N - 1, is connected to the information input of the trigger of the (n + 1) th digit, the clock inputs of the triggers of all bits except the (N - 1) th and Nth are combined and are the clock input of the shift register, characterized in that additionally, the input element OR, the installation block, n output elements OR, the first input of the input element OR is the information input of the shift register, and its second input is connected to the output of the trigger of the last bit, the input of the installation block is connected to the inputs "Set to 0" of triggers of all bits except for the Nth, and the way out of the mouth the new unit is connected to the first inputs of the AND elements of all bits, the second inputs of the AND elements of all bits are connected to the control input of the register, and the output of the AND element of the n-th category, except for n = N, is connected to the "Setting 1" input of the n-th trigger , the output of the input element OR is connected to the information input of the trigger of the first category, moreover, an additional OR element and a one-shot are introduced in the (N - 1) -th category, the first input of the additional element of the (N - 1) -th category is connected to the clock input of the shift register, and the second entrance - to the exit to one-shot, the input of one-shot is connected to the output of the trigger (N - 1) -th discharge, and the output of an additional element OR (N - 1) -th discharge is connected to the clock inputs of the triggers of the (N - 1) -th and N-th bits, output of the And element of the Nth discharge is connected to the input “Set to 0” of the trigger of the Nth discharge, the input of the “set to 1” of the trigger of the Nth discharge is connected to the input of the installation unit, and the output of the trigger of each discharge, except the Nth, is connected to the first input of the nth output element OR, the second input of the nth OR element is a blocking input of the shift register, the output The nth output element OR is a parallel information output of the shift register, and the control inputs of the triggers of all bits are combined and are the control input of the shift register.