RU2112320C1 - Интерфейс реструктурирования кадров для цифровых потоков, мультиплексированных временным мультиплексированием цифровых потоков, поступающих с различными скоростями - Google Patents
Интерфейс реструктурирования кадров для цифровых потоков, мультиплексированных временным мультиплексированием цифровых потоков, поступающих с различными скоростями Download PDFInfo
- Publication number
- RU2112320C1 RU2112320C1 SU4894458A SU4894458A RU2112320C1 RU 2112320 C1 RU2112320 C1 RU 2112320C1 SU 4894458 A SU4894458 A SU 4894458A SU 4894458 A SU4894458 A SU 4894458A RU 2112320 C1 RU2112320 C1 RU 2112320C1
- Authority
- RU
- Russia
- Prior art keywords
- output
- container
- frames
- input
- signals
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Изобретение относится к цифровой телекоммуникации. Техническим результатом является возможность выполнения согласования ритмов извлечения и введения на элементарные места поступающих кадров сигналов, образующих обрабатываемые контейнеры, и сигналов индексации и выравнивания. Интерфейс реструктурирования кадров для цифровых потоков, мультиплексируемых во времени в соответствии с иерархией синхронного мультиплексирования, содержит средства обнаружения элементарных позиций в поступающих кадрах, генератор развертки, средства мультиплексирования. 2 з.п.ф-лы, 25 ил.
Description
Настоящее изобретение относится к цифровой телекоммуникации. Более конкретно, оно относится к цифровым телекоммуникационным системам, в которых передача выполняется в форме мультиплексированных цифровых пакетов, получаемых синхронным временным мультиплексированием цифровых потоков, поступающих с различными скоростями в зависимости от иерархии синхронного мультиплексирования, таких, как те, которые описаны в Рекомендациях G707, G708, G709 CCITT.
Принцип такой иерархии мультиплексирования схематично показан на фиг. 1. Различными мультиплексируемыми потоками по такой иерархии являются потоки со скоростями 2048 кбит/с - 8448 кбит/с - 34368 кбит/с - 1544 кбит/с - 6312 кбит/с - 44736 кбит/с и 139264 кбит/с, стандартизованными в соответствии с CCIITT и показанными в правой части этого рисунка.
Такая иерархия мультиплексирования имеет несколько структур возможного мультиплексирования в зависимости от поступающих для мультиплексирования потоков для рассматриваемого применения, а каждая структура мультиплексирования, такая как показанная усиленными штрихами на этом рисунке, соответствующая потокам для мультиплексирования со скоростями 1544 кбит/с - 2048 кбит/с - 8448 кбит/с и 34368 кбит/с, соответствует нескольким уровням иерархии, отмеченным как N1, N2, N3 в рассматриваемом примере, переходя от правой к левой части рисунка в направлении формирования кадров на основе различных поступающих потоков.
На различных иерархических уровнях некоторой структуры мультиплексирования могут быть введены поступающие потоки и образованы информационные объекты, которые будем называть далее контейнерами и блоками мультиплексирования.
Отметим, что впоследствии термины "контейнер" и "блок мультиплексирования" будут использоваться как для обозначения последовательностей информационных объектов, так и для обозначения индивидуальных элементов этих последовательностей.
Блоки мультиплексирования, образованные на заданном иерархическом уровне и отмеченные как TU или AU/TU11, TU12, TU22 для уровня N1, TU31 для уровня N2 и AU4 для уровня N3 в рассматриваемом примере, формируются присоединением к контейнерам, составленным на одном и том же иерархическом уровне, сигналов индексации и выравнивания этих контейнеров по отношению к этим блокам мультиплексирования.
Контейнеры, составляемые на заданном иерархическом уровне и обозначенные как VC (VC11, VC12, VC22 для уровня N1, VC31 для уровня N2 и VC4 для уровня N3 в рассматриваемом примере), формируются присоединением служебных сигналов, в зависимости от необходимости, либо сигналов мультиплексирования, поступающих от мультиплексирования n блоков мультиплексирования, образованных на нижнем иерархическом уровне, либо сигналов, называемых информационными, отобранных на поступающих потоках, вводимых в рассматриваемый уровень, отмеченных как C (C11, C12, C22 для уровня N1 и C31 для уровня N2 в рассматриваемом примере).
Схема формирования различных контейнеров или блоков мультиплексирования в случае рассмотренной ранее структуры мультиплексирования в качестве примера показана на фиг. 2. Контейнер VC4, образованный на уровне N3, получен мультиплексированием сигналов, поступающих от четырех блоков мультиплексирования TU31a, TU31b, TU31c, TU31d, образованных на уровне N2.
Два из этих блоков мультиплексирования TU31a и TU31b образованы на основе контейнеров VC31a и VC31b, сформированных на основе поступающих потоков C31a и C31b, введенных на уровне N2.
Два другие блока мультиплексирования TU31c и TU31d сформированы на основе контейнеров VC31c и VC31d, которые, в свою очередь, образованы из специальных блоков мультиплексирования, обозначенных как TUG22 и образованных на уровне N1, и выполняются исключительно мультиплексированием блоков мультиплексирования, уже составленных на том же иерархическом уровне без присоединения сигналов индексации и выравнивания.
Контейнер VC31c образован, более точно, на основе четырех блоков мультиплексирования TUG22a, TUG22b, TUG22c, TUG22d, образованных, в свою очередь, на основе четырех блоков мультиплексирования TU22a, TU22b, TU22c, TU22d, образованных, в свою очередь, на основе четырех контейнеров VC22a, VC22b, VC22c, VC22d, образованных из четырех поступающих потоков информации C22a, C22b, C22c, C22d со скоростью 8448 кбит/с. Контейнер VC31d сформирован мультиплексированием четырех блоков мультиплексирования TUG22e, TUG22f, TUG22g, TUG22n, из которых два первых TUG22e и TUG22f сформированы как блоки мультиплексирования TUG22a, TUG22b, TUG22c, TUG22d на основе поступающих потоков C22e и C22f при скорости передачи 8448 кбит/с.
Третий блок мультиплексирования TUG22g образован на основе пяти блоков мультиплексирования TU11a, TU11b, TU11c, TU11d, TU11e, сформированных из контейнеров VC11a, VC11b, VC11c, VC11d, VC11e, образованных, в свою очередь, из пяти поступающих потоков со скоростью 1544 кбит/с: C11a, C11b, C11c, C11d, C11e.
Четвертый блок мультиплексирования TUG22p образован на основе четырех блоков мультиплексирования TU12a, TU12b, TU12c, TU12d, образованных, соответственно, на основе контейнеров VC12a, VC12b, VC12c, VC12d, сформированных, в свою очередь, на основе потоков, поступающих со скоростью 2048 кбит/с: C12a, C12b, C12c, C12d.
Блок мультиплексирования, созданный на самом высоком иерархическом уровне, т. е. блок мультиплексирования AU4 в рассматриваемом примере, получен присоединением сигналов выравнивания и индексации к контейнеру, созданному на этом уровне, т.е. к контейнеру VC4 в рассматриваемом примере.
Результирующие кадры STM получают присоединением служебных сигналов к блокам мультиплексирования, созданным на самом высоком иерархическом уровне.
Разнообразие поступающих потоков, формирующих результирующие кадры такого синхронного иерархического мультиплексирования, выражается тем, что поступающие потоки имеют внутри кадров, полученных таким образом, периоды повторения их различных информационных сигналов, тем более слабых для данного поступающего потока, чем выше скорость этого поступающего потока. Этот период повторения получен образованием произведения факторов n мультиплексирования, встреченных вдоль структуры мультиплексирования для рассматриваемого поступающего потока. В качестве примера: период повторения потока C12, поступающего со скоростью 2048 кбит/с, составляет 64; C11, 1544 кбит/с - 80, C22, 8448 кбит/с - 16 и C31, 34368 кбит/с - 4.
Сигналы выравнивания, присоединенные к контейнерам на заданном иерархическом уровне для образования блоков мультиплексирования, позволяют выполнить согласование ритма сигналов, формирующих эти контейнеры, с ритмом локальных часов, используемых на этом уровне, известными методами положительно-отрицательного выравнивания, по которому сигнал контейнера занимает время от времени место сигнала уплотнения, предусмотренного для этого в блоке мультиплексирования, сформированного на основе этого контейнера, когда первый из этих ритмов превышает второй, а сигнал уплотнения занимает время от времени место сигнала контейнера, когда первый из этих ритмов меньше второго.
Сигналы индексации, выработанные на различных иерархических уровнях, позволяют перетрясти на контейнерах нижних уровней операции выравнивания, выполняемые на контейнерах верхних уровней для учета синхронного мультиплексирования, работающего на различных уровнях иерархии мультиплексирования. Они позволяют, более точно, позиционировать каждый контейнер, образованный на некотором иерархическом уровне, по отношению к соответствующему блоку мультиплексирования, образованному на этом же уровне, учитывая операции выравнивания, выполняемые на этом контейнере для данного кадра и для предшествующих кадров. Они имеют, кроме того, определенное положение внутри соответствующего блока мультиплексирования и поэтому внутри соответствующего контейнера, образованного на непосредственно более высоком иерархическом уровне, что позволяет последовательным обращением к сигналам индексации, выработанным на различных иерархических уровнях, встреченных при прохождении структуры мультиплексирования в направлении, инверсном по отношению к направлению формирования кадров на основе поступающих потоков, локализовать рассматриваемый контейнер внутри кадров.
Служебные сигналы, присоединенные к блокам мультиплексирования, образованным на самом высоком иерархическом уровне с целью создания кадров, локализованы в повторяющихся местах внутри этих кадров, откуда - обычное представление этих кадров в форме таблиц или матриц, имеющих на практике 9 строк, перенумерованных от 0 до 8, и 270 столбцов, перенумерованных от 0 до 269, и читаемых слева направо и сверху вниз, т.е. построчно; каждое пересечение строки и столбца соответствует сигналу (который может быть служебным, выравнивания, индексации или информационным), образованному на практике октетом.
Фиг. 3 показывает такой кадр в случае рассмотренного примера, в котором самым высоким иерархическим уровнем является уровень N3.
Заштрихованная зона на фиг. 3 содержит служебные сигналы, обозначенные SOH, присоединенные к блоку мультиплексирования AU4 для образования кадра, а незаштрихованная зона содержит такой блок мультиплексирования AU4.
Блок мультиплексирования AU4 образован из контейнера VC4, к которому присоединены сигналы индексации, обозначенные как H1VC4 и H2VC4, которые всегда имеются в наличии, и сигналы выравнивания, одни из которых, обозначенные H30VC, H31VC4 и H32VC4, всегда присутствуют, за исключением случая отрицательного выравнивания, а другие, не обозначенные, присутствуют лишь в случае положительного выравнивания. Сигналы индексации H1VC4 и H2VC4 и сигналы выравнивания H30VC4, H31VC4 и H32VC4 (если они не отсутствуют) занимают соответственно столбцы 0, 3, 6, 7 и 8 строки 3; сигналы положительного выравнивания занимают (когда они имеются) столбцы 9, 10, 11 строки 3.
Сигналы индексации H1VC4 и H2VC4 позволяют локализовать контейнер VC4 внутри блока мультиплексирования AU4 и, следовательно, внутри кадра, на практике, путем локализации первого октета этого контейнера VC4, отмеченного позицией Δ на фиг. 3.
Позиционирование контейнера VC4 внутри данного кадра m и следующего кадра m+1, на котором он выступает вследствие тех же сигналов индексации, а также локализацией этих сигналов индексации в строке 3 кадров (как показано на фиг. 3), показано на фиг. 4, причем пространство, занятое контейнером VC4, показано штриховкой. Содержимое контейнера VC4 показано на фиг. 5 в форме таблицы из 9 строк и 261 колонки, которые читаются также слева направо и сверху вниз, и идеально вставляется, в отсутствие выравнивания контейнера VC4 по отношению к блоку мультиплексирования AU4, в рамку, показанную пунктиром на фиг. 4, образованную октетами, расположенными в столбцы 9-269 строк 3-8 кадра m и 0-2 кадра m+1.
На практике, форма контейнера VC4 отклоняется от этой номинальной формы вследствие выравниваний, положительных или отрицательных, происходящих на этом контейнере, для предшествующих кадров и до рассматриваемого кадра m, которые выражаются смещением первого октета контейнера VC4 (указанного октетами H1VC4 и H2VC4 кадра m), и вследствие возможного смещения, происходящего на этом контейнере для кадра m+1. На фиг. 4 показан случай положительного смещения на этом контейнере для кадра m+1, причем это смещение, указанное октетами H1VC4 и H2VC4 кадра m+1, выражается введением октетов уплотнения в столбцы 9-11 строки 3 кадра m+1.
В случае отрицательного выравнивания, выполняемого для кадра m+1, указанного октетами H1VC4 и H2VC4 кадра m+1, контейнер VC4 не имел бы, как показано на фиг. 4, втянутого участка из трех октетов на строке 3 кадра m+1, а имел бы на этой строке выдвинутый элемент из трех октетов на уровне столбцов 6-8, причем это отрицательное выравнивание выполняется путем помещения октетов из VC4 на место октетов H30VC4, H31VC4 и H32VC34 с отрицательным выравниванием в кадре m+1.
Рассматриваемый контейнер VC4 сформирован мультиплексированием четырех блоков мультиплексирования TU31a, TU31b, TU31c, TU31d, занимающих заштрихованную зону на фиг. 5, и присоединением служебных сигналов, обозначенных как POHVC4, занимающих заштрихованную зону, т.е. первый столбец или левый столбец таблицы в 9 строк и 261 столбец. Каждый блок мультиплексирования, TU31a например, сформирован присоединением контейнера, VC31a в этом примере, сигналов индексации, обозначенных как H1VC31a и H2VC31a, сигналов выравнивания, один из которых обозначен как H3VC31a и предусмотрен для придания своевременности отрицательного выравнивания, всегда присутствует, за исключением случая отрицательного выравнивания, а другой (не показан) имеет место лишь в случае положительного выравнивания. Сигналы индексации и выравнивания четырех контейнеров VC31 имеют определенное положение по отношению к первому октету контейнера VC4, что позволяет после его локализации локализировать их и, следовательно, локализировать эти контейнеры, на практике локализацией размещения их первого октета, обозначенных соответственно Δa, Δb, Δc, Δd.
Различные контейнеры VC31 (VC31a, VC31b, VC31c, VC31d) показаны на фиг. 6 в рамках рассматриваемой в качестве примера структуры мультиплексирования, причем каждый из них сформирован присоединением служебных сигналов, обозначенных соответственно POHVC31a, POHVC31b, POHVC31c, POHVC31d, либо к мультиплексированным блокам мультиплексирования TUG22, либо к сигналам, поступающим от поступающего потока C31, в зависимости от случая. Каждый из контейнеров VC31 может быть представлен, как это показано на фиг. 6, в виде таблицы, читая ее слева направо и сверху вниз, образованной 9 строками и 65 колонками (т. е. 260/4), первая из которых, которая содержит служебные сигналы, является неполной, причем число необходимых сигналов для ее заполнения равно числу сигналов индексации и выравнивания, присоединенных к каждому контейнеру VC31 в отсутствие положительного присоединения и отрицательного присоединения для образования соответствующего блока мультиплексирования TU31.
Различные контейнеры VC31 (VC31a, VC31b, VC31c, VC31d) показаны на фиг. 6 в рамках рассматриваемой в качестве примера структуры мультиплексирования, причем каждый из них сформирован присоединением служебных сигналов, обозначенных соответственно POHVC31a, POHVC31b, POHVC31c, POHVC31d, либо к мультиплексированным блокам мультиплексирования TUG22, либо к сигналам, поступающим от поступающего потока C31, в зависимости от случая. Каждый из контейнеров VC31 может быть представлен, как это показано на фиг. 6, в виде таблицы, читая ее слева направо и сверху вниз, образованной 9 строками и 65 колонками (т. е. 260/4), первая из которых, которая содержит служебные сигналы, является неполной, причем число необходимых сигналов для ее заполнения равно числу сигналов индексации и выравнивания, присоединенных к каждому контейнеру VC31 в отсутствие положительного присоединения и отрицательного присоединения для образования соответствующего блока мультиплексирования TU31.
Подобным же образом возможно представить контейнеры нижних иерархических уровней, т.е. в виде таблиц, имеющих 9 строк и число столбцов, зависящее от рассматриваемого иерархического уровня и уменьшающееся с уменьшением этого уровня, причем некоторые столбцы являются неполными.
Набором операций индексации и выравнивания, выполняемых последовательно на различных иерархических уровнях, положение внутри кадров сигналов, составляющих заданные контейнеры, является совершенно произвольным, но определяемым независимо от сложности обработки, которая отсюда вытекает, на основе сигналов индексации рассматриваемых контейнеров и контейнеров верхних иерархических уровней.
Оказывается также по той же причине, а также вследствие введения октетов индексации, выравнивания и служебных, а также по причинам соотношения между числом элементарных размещений на строку, которые могут быть заняты сигналами, составляющими контейнер максимально высокого иерархического уровня, и числом блоков мультиплексирования непосредственно более низкого уровня, мультиплексированных для образования этого контейнера более высокого уровня, а также между числом октетов выравнивания, используемых на каждом иерархическом уровне, и числом блоков мультиплексирования, мультиплексируемых на этом уровне, элементарные расположения, представляемые сигналам, образующим данные контейнеры, не воспроизводятся от одной строки кадров к другой, что составляет очень большое неудобство для оборудования обработки таких цифровых пакетов контейнерами, называемыми контейнерами для обработки этим оборудованием.
Настоящее изобретение имеет объектом интерфейс реструктурирования кадров, предназначенных для такого оборудования и позволяющих предотвратить эти недостатки.
Настоящее изобретение имеет объектом интерфейс реструктурирования кадров для цифровых пакетов, мультиплексируемых временным мультиплексированием поступающих цифровых потоков с различными скоростями в соответствии с иерархией синхронного мультиплексирования, на различных уровнях которого могут быть введены поступающие потоки, и состоять из информационных объектов, называемых контейнерами, и объектов, называемых блоками мультиплексирования, причем блоки мультиплексирования сформированы присоединением сигналов выравнивания и индексации контейнеров, образованных на том же иерархическом уровне, и контейнеров, сформированных в зависимости от случая, либо из мультиплексных сигналов, поступающих от мультиплексирования блоков мультиплексирования нижнего иерархического уровня, либо из сигналов, поступающих от поступающих потоков, причем указанные кадры сформированы присоединением служебных сигналов либо к блокам мультиплексирования, образованным на максимально высоком иерархическом уровне, либо к мультиплексному сигналу блоков мультиплексирования нижнего иерархического уровня, причем указанный интерфейс предназначен для оборудования обработки указанных кадров контейнерами, называемыми обрабатываемыми контейнерами.
В соответствии с изобретением, этот интерфейс отличается тем, что он имеет средства извлечения из входных кадров сигналов, образующих обрабатываемые контейнеры, и средства образования и мультиплексирования в кадрах, называемых реструктурированными, разрезанными на секции одинаковой длины, реструктурированные блоки мультиплексирования, соответствующие указанным обрабатываемым контейнерам, введением сигналов, образующих обрабатываемые контейнеры, а также сигналов индексации и выравнивания, выполняя согласование их ритмов извлечения и введения на элементарные места, которые для одного и того же обрабатываемого контейнера имеются внутри каждой секции реструктурированного кадра рангов, определенных по отношению к началу секции, причем эти ранги не меняются при переходе от одной секции кадра к другой и от одного кадра к другому, а каждое множество мест одного ранга секций реструктурированных кадров предназначено максимально для одного реструктурированного блока мультиплексирования.
Объекты и признаки настоящего изобретения будут выявлены более конкретно при чтении описания примера реализации, выполненного со ссылками на рисунки в приложении, на которых, кроме уже описанных фиг. 1-6, имеются:
фиг. 7 - группировка некоторого числа общих элементов с различными цепями, используемыми в интерфейсе реструктурирования кадров в соответствии с изобретением;
фиг. 8 и 9 показывают цепи детектирования сигналов индексации контейнера VC4 и соответствующую временную диаграмму;
фиг. 10, 11, 12, 13, 14 и 15 показывают цепь детектирования сигналов индексации контейнера VC31, временную диаграмму работы, диаграмму, показывающую образование октетов индексации H1VC4 и H2VC4, и схему, показывающую принцип локализации первого октета контейнера VC4;
фиг. 16, 17 и 18 показывают цепь детектирования первого октета контейнера VC31, схему, показывающую принцип локализации этого октета, и схему, представляющую пространство, занятое контейнером VC31 внутри двух последовательных контейнеров VC4 верхнего уровня;
фиг. 19 дает схему цепи детектирования октетов, образующих служебные сигналы POHVC4;
фиг. 20 дает схему цепи детектирования октетов, образующих обрабатываемый контейнер VC31, отличных от первых октетов, детектируемых в соответствии с фиг. 16;
фиг. 21 дает схему средств образования реструктурированных кадров, образованных на основе октетов обрабатываемых контейнеров, извлеченных из входящих кадров;
фиг. 22 дает схему, показывающую структуру реструктурированных кадров в случае, когда обрабатываемыми контейнерами являются контейнеры VC31;
фиг. 23 показывает назначение столбцов реструктурированных кадров с различными реструктурированными блоками мультиплексирования в случае, когда обрабатываемые контейнеры являются контейнерами VC31;
фиг. 24 и 25 являются схемами, показывающими назначение столбцов реструктурированных кадров для других примеров обрабатываемых контейнеров.
фиг. 7 - группировка некоторого числа общих элементов с различными цепями, используемыми в интерфейсе реструктурирования кадров в соответствии с изобретением;
фиг. 8 и 9 показывают цепи детектирования сигналов индексации контейнера VC4 и соответствующую временную диаграмму;
фиг. 10, 11, 12, 13, 14 и 15 показывают цепь детектирования сигналов индексации контейнера VC31, временную диаграмму работы, диаграмму, показывающую образование октетов индексации H1VC4 и H2VC4, и схему, показывающую принцип локализации первого октета контейнера VC4;
фиг. 16, 17 и 18 показывают цепь детектирования первого октета контейнера VC31, схему, показывающую принцип локализации этого октета, и схему, представляющую пространство, занятое контейнером VC31 внутри двух последовательных контейнеров VC4 верхнего уровня;
фиг. 19 дает схему цепи детектирования октетов, образующих служебные сигналы POHVC4;
фиг. 20 дает схему цепи детектирования октетов, образующих обрабатываемый контейнер VC31, отличных от первых октетов, детектируемых в соответствии с фиг. 16;
фиг. 21 дает схему средств образования реструктурированных кадров, образованных на основе октетов обрабатываемых контейнеров, извлеченных из входящих кадров;
фиг. 22 дает схему, показывающую структуру реструктурированных кадров в случае, когда обрабатываемыми контейнерами являются контейнеры VC31;
фиг. 23 показывает назначение столбцов реструктурированных кадров с различными реструктурированными блоками мультиплексирования в случае, когда обрабатываемые контейнеры являются контейнерами VC31;
фиг. 24 и 25 являются схемами, показывающими назначение столбцов реструктурированных кадров для других примеров обрабатываемых контейнеров.
Рассмотрим в качестве примера случай, когда обрабатываемые контейнеры образованы контейнерами VC31, что может произойти, в частности, в случае структуры мультиплексирования, рассмотренной ранее в качестве примера.
Реструктурирование входящих кадров состоит прежде всего из извлечения этих кадров сигналов или октетов, образованных контейнерами VC31a, VC31b, VC31c, VC31d, которое требует предварительной локализации первого октета этих контейнеров в этих кадрах. Эта локализация разделяется на локализацию сигналов индексации контейнеров верхнего уровня VC4, которая позволяет локализовать первый октет этих контейнеров VC4, и сигналы индексации контейнеров VC31, имеющих определенное положение внутри контейнеров VC4, локализованных таким образом; локализацию этих последних сигналов индексации, которая разрешает, в свою очередь, локализацию первого октета каждого контейнера VC31.
Цепи, выполняющие эти различные локализации, имеют общими некоторое число элементов, которые представлены на фиг.7, среди которых счетчик 1, называемый счетчиком строк, который считает от 0 до 8, а приращение обеспечивается сигналом SL синхронизации строки поступающих кадров, причем счетчик обнуляется сигналом ST синхронизации кадра поступающих кадров, и счетчик 2, называемый счетчиком столбцов, который считает от 0 до 269 и увеличивает свое значение сигналом SC синхронизации столбцов поступающих кадров, причем он обнуляется сигналом SL синхронизации строк поступающих кадров.
Счетчики 1 и 2 выдают на несколько параллельных линий (что показано жирными линиями) сигналы, показанные как CMPL и CMPC, указывающие этапы счета этих счетчиков.
Сигналы ST, SL, SC поступают от базы времени 3, которая принимает на входе поступающие кадры в форме серии, обозначенные "StM".
Поступающие кадры в параллельной форме, STM, т.е. в форме последовательных слов из восьми элементов двоичного типа или октетов, получают на выходе последовательно-параллельного преобразователя 4, управляемого сигналом SC синхронизации столбцов, т. е. синхронизации октетов, и принимают на входе поступающие кадры в форме серии.
На фиг. 7 представлены также цепи 50-58 детектирования строк 0-8 поступающих кадров, вырабатывая соответственно сигналы DL0-DL8, и цепи 60-64 детектирования столбцов 0, 3, 5, 9, 11 поступающих кадров, вырабатывая соответственно сигналы DC0, DC3, DC5, DC9, DC11.
Эти цепи состоят из простых декодеров состояний счетчиков 1 и 2; сигналы, которые они вырабатывают, являются логическими сигналами, имеющими в этом случае уровень "1", когда соответствующие строки или столбцы существуют на поступающих кадрах, и уровень "0", если этого нет.
Опишем, как выполняется детектирование сигналов индексации H1VC4 и H2VC4 контейнера VC4, ссылаясь при этом на фиг. 8, показывающую используемую цепь, и на фиг. 9, показывающую временную диаграмму работы этой цепи.
Поскольку сигналы индексации H1VC4 и H2VC4 располагаются соответственно в столбцах 0 и 3 строки 3 поступающих кадров, эта цепь имеет цепь 8 детектирования совпадения между состоянием "3" счетчика строк и состоянием "0" счетчика столбцов, и цепь 9 детектирования совпадения между состоянием "3" счетчика строк и состоянием "3" счетчика столбцов, причем цепи 8 и 9 состоят в этом случае из портов, выполняющих "И" логическое соответственно между сигналами DL3 и DC0, с одной стороны, и DL3 и DC3, с другой.
Логические сигналы, полученные на выходе из портов "И" 8 и 9, подаются соответственно на входы часов, чувствительные здесь к фронтам импульсов, двух регистров 10 и 11, которые принимают, кроме того, на их входы данных поступающие кадры STM, и в которым хранятся соответственно октеты H1VC4 и H2VC4 при их появлении на поступающих кадрах.
На фиг. 9 показана временная диаграмма сигналов ST, SL, CMPL, DL3, SC, CMPC, DC0 и DC3. Для улучшения ясности этого рисунка масштаб времен был растянут для состояния 3 сигнала CMP1 на входе счетчика 1.
Теперь опишем, как выполняется детектирование сигналов индексации контейнеров VC31a, VC31b, VC31c и VC31d. Поскольку это детектирование выполняется аналогично для четырех контейнеров VC31, опишем его лишь для одного из контейнеров, например VC31a, ссылаясь при этом на фиг. 10, 11 и 14, показывающие схему выполнения этого детектирования, а также на фиг. 4 и 5, описывающие и показывающие размещение контейнера VC4 в поступающих кадрах и формирование контейнера VC4, и на фиг. 12, показывающую временную диаграмму работы, фиг. 13, показывающую формирование октетов индексации H1VC4, H2VC4, и фиг. 15, показывающую принцип детектирования октета контейнера VC4.
Октеты индексации H1VC4 и H2VC4 позволяют обозначить положение первого октета контейнера VC4 внутри прямоугольника, показанного пунктиром на фиг. 4. Более точно, они позволяют реперировать место среди 783 возможных, отмеченных штриховкой на фиг. 15 и находящихся на расстоянии трех октетов, причем контейнеры VC4 действительно выравнены тремя октетами (с положительным или отрицательным выравниванием). Обозначим как Δ VC4 значение между 0 и 782, даваемое сигналами индексации.
Первый октет контейнера VC4 составлен из первых служебных октетов POHVC4, обозначенных J1, как это показано на фиг. 5. Этот октет J1 следует непосредственно за октетом H1VC31a, первым октетом индексации контейнера VC31. Второй октет индексации контейнера VC31a, H2VC31a располагается в контейнере VC4 на месте, отстоящем на фиксированное число октетов после H1VC31a, в данном случае 261 октет (т.е. ширина прямоугольника, показанного пунктиром на фиг. 4).
Схема детектирования октета H1VC31a имеет, как показано на фиг. 10, счетчик 20, обнуляемый через детектор прохождения фронтов 20 сигналом RST1 в строке 3, столбце 9 поступающих кадров, т.е. непосредственно после места, зарезервированного для сигнала выравнивания H32VC4, и увеличенный сигналом часов CLK1, полученным от сигнала синхронизации столбца поступающих кадров, блокируя их переходы в течение девяти первых элементарных мест или времен - октета каждой строки, а внутри изолированных таким образом переходов учитывается лишь один на три. Различные значения, которые могут быть взяты в расчет этим счетчиком, есть значения от 0 до 782, указанные на фиг. 15.
Выходной сигнал CMP1 счетчика 20 подается на компаратор 21, который принимает, кроме того, значение Δ VC4+1, поступающее от сумматора 22, добавляющего значение "1" к значению Δ VC4. Когда значение счетчика 20 достигает значения Δ VC4+1, это означает, что место октета H1VC31 имеется в кадре. Этот октет хранится в регистре 23, вход часов которого, чувствительный к возрастающим фронтам, принимает сигнал CP1 выхода компаратора 21, имеющий в рассматриваемый момент возрастающий фронт, и вход данных которого принимает поступающие кадры STM.
В этот момент сигнал CP1 управляет счетом счетчика 24, считающего от 0 до 260 и самоблокирующийся при 260. Этот счетчик 24 увеличивает свое значение сигналом часов CLK2, получаемым на основе сигнала SC синхронизации столбца поступающих кадров, блокируя последний в столбцах 0-8 для строк 0-8, в столбцах 0-5 для строки 3, если контейнер VC4 выравнен отрицательно по отношению к блоку мультиплексирования AU4, в столбцах 0-11 для строки 3, если контейнер VC4 выравнен положительно по отношению к блоку мультиплексирования AU4.
Действительно, как показано на фиг. 4, октет H1VC31a данного кадра "m", который может быть локализован априори в любой строке 3-8 этого кадра или в любой строке 0-2 следующего кадра "m+1", причем октет H2VC31a сам может находиться в любой строке 4-8 кадра "m" или в любой строке 0-3 кадра "m+1". Выравнивание контейнера VC4 к кадру "m+1" следует учитывать в случае, когда строка 3 кадра "m+1" встречается в ходе счета, выполняемого счетчиком 24.
Детектирование состояния 260 счетчика 24, состояние которого указывается его выходным сигналом CMP2, выполняется схемой детектирования 25, выдающей выходной сигнал CP2, который представляет в этот момент возрастающий переход и который подается на вход часов, здесь с возрастающими фронтами, регистра 26, который принимает на параллельный вход данных кадры STM для управления в процессе поступления к 260 счетчика 24, причем хранение в этом регистре 26 октета поступающих кадров STM занимает соответствующее место, а октет является октетом H2VC31a.
Отметим, что для детектирования сигналов индексации контейнеров VC31a, VC31c и VC31d значения VC4+2, VC4+3 и VC4+4 сравниваются с состоянием или значением счета счетчика 20, указанного своим выходным сигналом CMP1.
Опишем теперь со ссылками на фиг. 11 схемы генерации сигналов CLK1, RST1 и CLK2.
Схема генерации сигнала часов CLK1 имеет схему 12 учета лишь в столбцах 9-269 переходов сигнала SC синхронизации столбца, которая принимает, с одной стороны, сигнал SC, с другой стороны, сигнал Q1 с выхода схемы 13 генерации временного окна, простирающегося от столбца 9 до столбца 269 каждой строки. Поскольку указанное временное окно представлено логическим сигналом Q1 уровня "1", схема 12 состоит из логической схемы И. Схема 13 состоит из триггера типа "D" 14, который выдает на выходе Q сигнал Q1 и который принимает на своем входе D сигнал, поступающий от своего дополнительного выхода , на своем входе обнуления CL сигнал SL синхронизации строки и на своем входе часов сигнал S1 выхода логической схемы ИЛИ 15, принимая сам, с одной стороны, сигнал SL синхронизации строки, а с другой стороны, сигнал DC9 детектирования столбца 9 поступающих кадров. Сигнал S2, полученный на выходе схемы 12, подается на вход часов, чувствительный к возрастающим фронтам, счетчика 16 "modulo 3", который обнуляется через детектор прохождения возрастающих фронтов 16' сигналом DC9.
Сигнал часов CLK1 получают на выходе схемы 17 детектирования состояния 0 счетчика 16, причем состояние этого счетчика указано выходным сигналом CMP1.
Схема генерации сигнала RST1 имеет схему детектирования совпадения между строкой 3 и столбцом 9, представляющую собой в этом случае логическую схему И 18, которая принимает, с одной стороны, сигнал DL3, а с другой стороны, сигнал DC9.
Временная диаграмма работы этих схем дана на фиг. 12.
Схема генерации сигнала CLK2 имеет схему 100 учета импульсов сигнала SC синхронизации столбца внутри временного окна, показанного логическим сигналом Q6 и простирающегося для строк 0-8 от столбца 9 до столбца 269, а для строки 3 - либо от столбца 6 до столбца 269, либо от столбца 12 до столбца 269, либо от столбца 9 до столбца 269, в зависимости от того, положительно или отрицательно выравнен контейнер или не выравнен по отношению к блоку мультиплексирования AU4.
Соответствующие временные окна показаны логическими сигналами Q2-Q5 уровня "1", причем схема 100 состоит из порта И, принимающего, с одной стороны, сигнал SC синхронизации столбцов, а с другой стороны, сигнал Q6, поступающий от порта ИЛИ 101, принимающего сигналы Q2, Q3, Q4, Q5.
Сигнал Q2 поступает от цепи генерации временного окна 102, которая имеет триггер 103 типа "D", выход Q которого выдает сигнал Q2, а дополнительный выход зациклен на вход D, вход CL сброса, принимая сигнал SL синхронизации строки, а вход часов принимает сигнал с выхода логической схемы И 104, принимая, с одной стороны, сигнал DC9 детектирования столбца 9, а с другой стороны, сигнал выхода логической схемы ИЛИ 105, принимая сигналы DL0-DL8 детектирования строк 0-8.
Сигнал Q3 поступает от цепи 106 генерации временного окна, состоящего аналогично из схемы 102 с тем отличием, что логическая схема И 104 заменена логической схемой И 107, принимающей сигналы DL3 и DC5, а также сигнал JNVC4 детектирования отрицательного выравнивания контейнера VC4.
Сигнал Q4 также поступает от схемы 109 генерации временного окна, образованного аналогичным образом схемой 106 с точностью до того, что сигнал JNVC4 детектирования отрицательного выравнивания заменяется сигналом JPVC4 детектирования положительного выравнивания.
Сигнал Q5 также поступает от схемы 111 генерации временного окна, образованного аналогичным образом из схем 106 и 109 с точностью до того, что сигналы JNVC4 и JPVC4 заменены сигналом NJVC4 детектирования невыравнивания контейнера VC4.
Теперь опишем со ссылками на фиг. 13 и 14 схемы генерации сигналов JNVC4, JPVC4, NJVC4 детектирования отрицательного выравнивания, или положительного выравнивания, или невыравнивания контейнера VC4.
Индикация отрицательного или положительного выравнивания или невыравнивания дается октетами H1VC4 и H2VC4, состав которых показан на фиг. 13, где составляющие двоичные элементы этих октетов перенумерованы от 0 до 7 для октета H1VC4 и от 8 до 15 для октета H2VC4.
Двоичные элементы с номерами 6, 8, 10, 12 и 14, обозначенные как 1, указывают инверсией от одного кадра к следующему положительное выравнивание.
Двоичные элементы с номерами 7, 9, 11, 13, 15, обозначенные как D, указывают своей инверсией от одного кадра к следующему отрицательное выравнивание.
Отсутствие инверсии бинарных элементов 1 и D от одного кадра к следующему указывает на отсутствие выравнивания.
На фиг. 14 показаны схемы генерации сигналов JNVC4, JPVC4 и NJVC4.
Эти схемы имеют общими два регистра 200 и 201, которые принимают на свои входы данных октеты H1VC4 (n) и H2VC4 (n), относящиеся к данному кадру "n", поступающие от регистров 10 и 11, показанные на фиг. 8, причем входы часов этих регистров 10 и 11 отмечены CLKX и CLKY. На выходах из этих регистров получают октеты H1VC4 (n-1) и H2VC4 (n-1), относящиеся к предыдущему кадру "n-1".
Генерация сигнала JHVC4 получается следующим образом. Двоичные элементы с номерами 6, 8, 10, 12, 14 октетов H1VC4 (n) и H2VC4 (n), обозначенные как eb6(n), eb8(n), eb10(n), eb12(n), eb14(n), подаются соответственно на первый вход пяти логических схем ИСКЛЮЧАЮЩЕЕ ИЛИ 2020 - 2024. Второй вход этих схем ИСКЛЮЧАЮЩЕЕ ИЛИ принимает двоичные элементы с номерами 6, 8, 10, 12, 14 октетов H1VC4 (n-1) и H2VC4 (n-1), обозначенные как eb6(n-1), eb8(n-1), eb10(n-1), eb12(n-1), eb14(n-1). Сигнал JPVC4 индикации положительного выравнивания получают на выходе логической схемы принятия мажоритарного решения 204.
Генерация сигнала JNVC4 получается следующим образом. Двоичные элементы с номерами 7, 9, 11, 13, 15 октетов H1VC4 (n) и H2VC4(n), обозначенные как eb7(n), eb9(n), eb11(n), eb13(n), eb15(n), подаются соответственно на первый вход пяти схем ИСКЛЮЧАЮЩЕЕ ИЛИ 2050-2054. Второй вход этих схем ИСКЛЮЧАЮЩЕЕ ИЛИ принимает двоичные элементы с номерами 7, 9, 11, 13, 15 октетов H1VC4 (n-1) и H2VC4 (n-1), обозначенные как eb7(n-1), eb9(n-1), eb11(n-1), eb13(n-1), eb15(n-1). Сигнал JNVC4 индикации отрицательного выравнивания получают на выходе логической схемы 206 принятия мажоритарного решения.
Сигнал NJVC4 индикации невыравнивания получают на выходе порта "НИ" 207, принимающего, с одной стороны, сигнал JNVC4, а с другой стороны, сигнал JPVC4.
Теперь опишем выполнение детектирования первого октета контейнера VC31a со ссылкой на фиг. 16, показывающую схему использования, на фиг. 17, показывающую принцип локализации этого октета, и на фиг. 18, показывающую с теми оговорками, которые будут указаны ниже, пространство, занимаемое контейнером VC31 внутри двух последовательных контейнеров VC4 порядков m и m+1.
Октеты индексации H1VC31a и H2VC31a позволяют определить положение Δ a первого октета контейнера VC31a внутри пространства, показанного пунктиром на фиг. 18, соответствующего форме контейнера VC31a в отсутствие всех выравниваний этого контейнера, с точностью до фактора мультиплексирования "4", с другими контейнерами VC31b, VC31c, VC31d, которые трудно визуализировать на этом рисунке. Действительное пространство, т.е. с учетом выравниваний, отличается от него и указан штриховкой пример пространства, занятого контейнером VC31 внутри двух последовательных контейнеров VC4 m, m+1. В этом примере имеет место отрицательное выравнивание. Октеты индексации H1VC31a и H2VC31a позволяют более точно указать место среди 582 возможных показанных штриховкой на фиг. 17 и отстоящих на 4 октета для учета мультиплексирования четырех контейнеров VC31 и выравнивания контейнеров VC31 одним октетом. Будем обозначать Δ VC31a значение в диапазоне между 0 и 581, указанное этими сигналами индексации.
После детектирования октетов H1VC31a и H2VC31a приступают к детектированию октета выравнивания H3VC31a контейнера VC31a с помощью счетчика 30, идентичного счетчику 24 и работающего таким же образом с той лишь разницей, что он управляется выходным сигналом CP2 схемы детектирования 25 через детектор перехода заданного направления 30', т.е. что он начинает считать от 0 до 260 на основе локализации октета H2VC31a, октета H3VC31a, располагая, в действительности, 261 октет после октета H2VC31a, и с помощью схемы 31 детектирования состояния 260 этого счетчика, выходной сигнал которого CP3 управляет в процессе получения состояния 260 счетчика 30 хранением соответствующего октета H3VC31a поступающих кадров STM в регистре 32, принимающем на свои параллельные входы данных кадры STM, а на вход часов - сигнал CP3.
После локализации октетов H1VC31a, H2VC31a и H3VC31a приступают к детектированию первого октета контейнера VC31a. Для выполнения этого используют счетчик 40, который сбрасывается через детектор перехода данного направления 40' сигналом RST2 четыре времени-октета после детектирования октета H3VC31a и который увеличивается сигналом часов CLK4, полученным на основе сигнала SC синхронизации столбца поступающих кадров, блокируя переходы его в столбцы 0-8 для строк 0-8, в столбцы 0-5 для строки 3, если контейнер VC4 выравнен отрицательно по отношению к блоку мультиплексирования AU4, в столбцы 0-11 для строки 3, если контейнер VC4 выравнен положительно по отношению к блоку мультиплексирования AU4, в строки 0-9 для строки 3, если контейнер VC4 не выравнен по отношению к блоку мультиплексирования AU4, а внутри трансляций, изолированных таким образом, учитывать лишь одну из четырех. Различные значения, учитываемые этим счетчиком, соответствуют значениям 0-581, указанным на фиг. 17.
Сигнал выхода CMP4 этого счетчика 40 подается на компаратор 41, который принимает, кроме того, значение Δ VC31a. Когда состояние счетчика 40, указанное его выходным сигналом CMP4, достигает этого значения, это означает, что соответствующее размещение есть то, которое занято первым октетом контейнера VC31a. Сигнал CP4 выхода компаратора 41 имеет в этот момент переход.
Теперь опишем схему генерации сигнала часов CLK4 и сигнала RST2.
Сигнал CLK2 подается на вход часов счетчика по четыре 120, который сброшен через детектор перехода данного направления 120', сигналом RST2. Сигнал CMP2 выхода счетчика 120 подается на схему 121 детектирования состояния 0 состояния счета этого счетчика. Сигнал часов CLK4 получают на выходе схемы 121.
Сигнал RST2 получают на выходе схемы 122 детектирования состояния счета 3 счетчика 123, который самоблокируется при 3, причем состояние счета этого счетчика указывается выходным сигналом CMP3, а счетчик увеличил счет сигналом C синхронизации столбца и сбрасывается сигналом CP3 через детектор перехода данного направления 123'.
После локализации первого октета контейнера VC31a локализация последующих октетов этого контейнера выполняется, как это показано на фиг. 20, с помощью счетчика (позиция 50), сбрасываемого через детектор перехода заданного направления 50' сигналом CP4 при детектировании первого октета контейнера VC31a, и считая "modulo 4" в ритме сигнала часов CLK5, полученного на основе сигнала SC синхронизации столбца поступающих кадров, блокируя его с целью учета лишь октетов, составляющих контейнер VC31a:
в течение столбцов 0-8 строки 0-8 поступающих кадров;
в течение столбцов 0-5 строки 3 поступающих кадров, если контейнер VC4 выравнен отрицательно по отношению к блоку мультиплексирования AU4;
в течение столбцов 0-11 строки 3 поступающих кадров, если контейнер VC4 выравнен положительно по отношению к блоку мультиплексирования AU4;
в течение столбцов 0-8 строки 3 поступающих кадров, если контейнер VC4 не выравнен по отношению к блоку мультиплексирования AU4;
в течение октетов, образующих служебные сигналы POHVC4;
в течение октетов индексации H1VC31 и H2VC31 четырех контейнеров VC31.
в течение столбцов 0-8 строки 0-8 поступающих кадров;
в течение столбцов 0-5 строки 3 поступающих кадров, если контейнер VC4 выравнен отрицательно по отношению к блоку мультиплексирования AU4;
в течение столбцов 0-11 строки 3 поступающих кадров, если контейнер VC4 выравнен положительно по отношению к блоку мультиплексирования AU4;
в течение столбцов 0-8 строки 3 поступающих кадров, если контейнер VC4 не выравнен по отношению к блоку мультиплексирования AU4;
в течение октетов, образующих служебные сигналы POHVC4;
в течение октетов индексации H1VC31 и H2VC31 четырех контейнеров VC31.
Детектирование октетов, следующих за контейнером VC31a, выполняется более точно с помощью схемы "50" детектирования прохождений состояния 0 счетчика 50, выдавая сигнал CP6, причем состояние этого счетчика указывается его выходным сигналом cmp6.
Детектирование октетов H1VC31 и H2VC31 выполняется так, как это было описано ранее для контейнера VC31a.
Детектирование октетов, образованных из служебных сигналов POHVC4, получают, как показано на фиг. 19, детектированием с помощью детектора 51' восьми последовательных проходов через нуль счетчика 51, считающего от 0 до 260 (число октетов, разделяющих два последовательных октета POHVC4 в контейнере VC4) в ритме сигнала часов CLK2 и на основе детектирования первого октета J1 контейнера VC4, реализованного аналогично тому, как это было описано в связи с фиг. 10, детектированием равенства между состояниями счета CMP1 счетчика 20 и значением VC4, с помощью компаратора 52, выдающего выходной сигнал CP5, имеющий переход от заданного направления к детектированию этого равенства, и поданного через детектор перехода указанного заданного направления 52' к входу управления сбросом счетчика 51 для управления счетом его в процессе этого детектирования.
Теперь опишем схему генерации сигнала часов CLK5.
Схема имеет схему 130, выполненную в данном случае схемой И, учета импульсов сигнала SC синхронизации столбцов, когда одновременно реализуются следующие условия (эта одновременность детектируется схемой И 131):
присутствие одного из временных окон, представленных сигналами Q2, Q3, Q4, Q5 (откуда подача сигнала Q6 выхода логической схемы ИЛИ 101 (фиг. 11) на вход логической схемы И 131);
отсутствие детектирования октета POHVC4 (откуда подача сигнала CP7, инвертированного с помощью инвертора 132, на схему И 131);
отсутствие детектирования октета индексации H1VC31 или H2VC31 одного из четырех контейнеров VC31 (откуда подача на вход схемы И 131 сигнала, инвертированного с помощью инвертора 133, поступившего от схемы ИЛИ 134, принимающей на вход сигналы CP1 и CP2, относящиеся к четырем контейнерам и влияющие поэтому на индексы a (для контейнера VC31a), b (для контейнера VC31b), c (для контейнера VC31c), d (для контейнера VC31d).
присутствие одного из временных окон, представленных сигналами Q2, Q3, Q4, Q5 (откуда подача сигнала Q6 выхода логической схемы ИЛИ 101 (фиг. 11) на вход логической схемы И 131);
отсутствие детектирования октета POHVC4 (откуда подача сигнала CP7, инвертированного с помощью инвертора 132, на схему И 131);
отсутствие детектирования октета индексации H1VC31 или H2VC31 одного из четырех контейнеров VC31 (откуда подача на вход схемы И 131 сигнала, инвертированного с помощью инвертора 133, поступившего от схемы ИЛИ 134, принимающей на вход сигналы CP1 и CP2, относящиеся к четырем контейнерам и влияющие поэтому на индексы a (для контейнера VC31a), b (для контейнера VC31b), c (для контейнера VC31c), d (для контейнера VC31d).
Октеты, образующие контейнер VC31a, детектированные таким образом и извлеченные из поступающих кадров STM в соответствующие моменты, записываются в буферную память 60 (показана на фиг. 21) по мере их детектирования: одну или две записи в буферную память 60, т.е. один или два импульса сигнала CP'6 выхода детектора 50'' будут извлечены, как это будет описано позднее, в зависимости от того, выравнен ли контейнер VC31a отрицательно или положительно.
Детектирование невыравнивания или положительного выравнивания контейнера VC31a получают подобно тому, как это было описано выше для контейнера VC4, но на этот раз на основе сигналов индексации H1VC31a и H2VC31a, образованных так же, как и сигналы индексации H1VC4 и H2VC4.
Сигнал CP6 получают на выходе схемы 53' блокировки импульсов сигнала CP'6 либо на месте октета H3VC31a, указанном сигналом CP3 (фиг. 11), так же как четыре времени - октетов после этого места, т.е. в зависимости от состояния логических сигналов NJVC31a индикации невыравнивания и JPVC31a индикации положительного выравнивания контейнера VC31a.
Также действуют для трех других контейнеров VC31b, VC31c, VC31d, октеты которых хранятся соответственно в трех буферных памятях 61, 62, 63 (см. фиг. 21).
С каждым октетом, входящим в состав контейнера VC31, хранимым в этих устройствах буферной памяти, связаны двоичные элементы маркировки, обозначенные соответственно δa, δb, δc, δd для контейнеров VC31a, VC31b, VC31c, VC31d и указывающие для этого октета, идет ли речь или нет о первом октете контейнера.
Запись этих маркировочных двоичных элементов управляется в случае контейнера VC31a, например, сигналом CP4, выдаваемым схемой детектирования первого октета контейнера VC31. Двоичный элемент δ , имеющий в описанном примере реализации логический уровень "1", когда речь идет о первом октете, получают на выходе порта И 60', принимающего на первый вход логический сигнал уровня "1", и второй вход сигнала CP4.
Пусть НЕ-ритм извлечения поступающих кадров октетов, образующих эти контейнеры, полученный в случае контейнера VC31a, например, объединением с помощью логического порта 52 переходов выходного сигнала CP4 компаратора 41 (фиг. 11) и выходного сигнала CP6 детектора 50'' (фиг. 15).
Предназначение времен-октетов уходящих кадров, реструктурированных по этим октетам, закрепляется часами H1' (H1'a в случае контейнера VC31a, например), которые определены на временной базе 80 на основе сигналов синхронизации (кадр ST*, строка SL* и столбец SC*) уходящих кадров, реструктурированных так, чтобы иметь для каждого обрабатываемого контейнера выделение октетов, образующих этот контейнер столбцами внутри реструктурированных кадров.
Это выделение столбцами показано на фиг. 22 в случае, когда рассматриваемыми контейнерами являются контейнеры VC31.
Выделение выполняется следующим образом:
столбцы 14, 18. ..266, а также столбец 10 для строк 2-8 выделяются для контейнера VC31a;
столбцы 15, 19. ..267, а также столбец 11 для строк 2-8 выделяются для контейнера VC31b;
столбцы 16, 20. ..268, а также столбец 12 для строк 2-8 выделяются для контейнера VC31c;
столбцы 17, 21. ..269, а также столбец 13 для строк 2-8 выделяются для контейнера VC31d.
столбцы 14, 18. ..266, а также столбец 10 для строк 2-8 выделяются для контейнера VC31a;
столбцы 15, 19. ..267, а также столбец 11 для строк 2-8 выделяются для контейнера VC31b;
столбцы 16, 20. ..268, а также столбец 12 для строк 2-8 выделяются для контейнера VC31c;
столбцы 17, 21. ..269, а также столбец 13 для строк 2-8 выделяются для контейнера VC31d.
Октеты столбцов 0-9 строк 0-8 являются октетами уплотнения и/или служебными.
В столбцы 10-13 строк 0 и 1 вставлены октеты индексации H1VC31*, H2VC31* обрабатываемых контейнеров, использующих индексы a, b, c или d в зависимости от того, к каким контейнерам они относятся: VC31a, VC31b, VC31c или VC31d.
Октеты выравнивания обрабатываемых контейнеров в реструктурированных кадрах позволяют согласовать ритм часов считывания HL с ритмом часов записи НЕ устройств буферной памяти, например, ритм часов считывания HLa с ритмом часов записи НЕa в случае устройства буферной памяти 60. Это согласование ритма выполняется классическим образом с помощью устройства выдачи запроса выравнивание/невыравнивание и схемы блокировки часов HL', обозначенных соответственно 64 и 64' в случае контейнеров VC31a, причем устройство выдачи запроса выравнивание/невыравнивание работает путем сравнения фаз между часами НЕ и часами HL, поступающего от схемы блокировки часов HL'. В зависимости от результата такого сравнения для заданного кадра (превышен ли первый порог заданного знака или второй порог противоположного знака, или находится между этими двумя порогами) для этого кадра выдается запрос положительного выравнивания или отрицательного, или запрос невыравнивания. Этот запрос невыравнивания или положительного выравнивания учитывается в следующем кадре и вызывает, в первом случае, вставление октета уплотнения в месте, фиксированном в этом кадре, соответствующего октета выравнивания H3VC31*, причем это место располагается в столбце 10, строке 2 в случае контейнера VC31a, например; во втором случае введение октета уплотнения в этом месте и в месте, расположенном через четыре времени-октета после; а в третьем случае отсутствие введения октета уплотнения в строках 10-269, предназначенных для рассматриваемого контейнера.
Запрос выравнивания или невыравнивания, выработанный устройством 64 для рассматриваемого кадра, запоминается там до следующего кадра, причем сброс памяти выполняет эту функцию, управляемую базой времени 80, вмешиваясь соответственно в места расположения в столбцах 14, 15, 16, 17 строки 2 для контейнеров VC31a, VC31b, VC31c, VC31d.
Часы считывания HL устройство буферной памяти получают на основе часов HL' (которые, в свою очередь, получают на базе времени 80 и на основе сигнала синхронизации столбцов SC* реструктурированных кадров, блокируя систематически этот сигнал синхронизации в местах октетов, не предназначенных для рассматриваемого контейнера VC31 и указанных ранее), выполняя или не выполняя некоторые блокировки на этих часах HL' в зависимости от состояния запроса выравнивание/невыравнивание для контейнера VC31 для предыдущего кадра.
Таким образом, часы считывания HLa получают на основе часов HL'a, блокируя последние часы в столбцах 10 и 14 строки 2 в случае положительного выравнивания контейнера VC31a в реструктурированных кадрах, или в столбце 10 строки 2 в случае невыравнивания контейнера VC31a в реструктурированных кадрах, или не выполняя никаких блокировок в случае отрицательного выравнивания контейнера VC31a в структурированных кадрах.
Значения, которые будем называть впоследствии "расчетными", октетов индексации H1VC31*, H2VC31*, которые нужно ввести в столбцы 10-13 строк 0 и 1 заданного реструктурированного кадра, в ходе формирования этого кадра рассчитываются для контейнера VC31a, например, схемой 65 расчета значения сигналов индексации этого контейнера на основе значения, называемого "наблюдаемым", этих октетов индексации для предыдущего кадра, определенного в ходе образования этого предыдущего кадра (как это будет описано далее), добавляя значение "1", "-1" или "0" к этому значению с помощью сумматора 66, принимающего сигнал управления C, поступающий от устройства 64 в зависимости от того, положительное или отрицательное выравнивание было выполнено, или не было выполнено никакого выравнивания.
"Наблюдаемое" значение октетов индексации получают следующим образом, рассматривая, например, октеты H1VC31a* и H2VC31a* контейнера VC31a.
Счетчик 67, обнуленный сигналом RST в столбце 14, строке 2 (детектированный на основе сигналов синхронизации кадра ST*, строки SL* и столбца SC* реструктурированных выходящих кадров) увеличивает свое значение сигналом часов CLK, полученным на основе сигнала синхронизации столбца SC* реструктурированных выходных кадров, учитывая один октет на четыре и блокируя его в столбцах 0-9 строк 3-8 и в столбцах 0-13 строк 0-2. Когда первый октет контейнера VC31a детектирован на выходе из буферной памяти 60 благодаря двоичному элементу δa соответствующей маркировки, состояние счета счетчика, соответствующее определяемому значению, записано в регистр 68, вход часов которого принимает двоичный элемент δn , считываемый в буферной памяти 60, причем вход данных этого регистра связан с выходами счетчика 67.
Реструктурированные кадры STM* получают на выходе из мультиплексора 74, выходы данных которого соединены со схемами расчета значения сигналов индексации H1VC31* и H2VC31* (причем схемы обозначены соответственно как 65, 69, 70, 71 для контейнеров VC31a, VC31b, VC31c, VC31d), с выходами четырех устройств буферной памяти 60, 61, 62, 63 сигналов, образующих контейнеры VC31a, VC31b, VC31c, VC31d, и с выходами источника 75 сигналов уплотнения и/или служебных сигналов.
Входы управления мультиплексора 74 принимают сигналы SV, поступающие от базы времени 80, обеспечивая реализацию введения сигналов индексации в столбцы 10, 11, 12, 13 строк 0 и 1, причем введение сигналов уплотнения и/или служебных в столбцы 0-9 строк 0-8 и введение сигналов, образующих обрабатываемые контейнеры, такое, как это было описано выше.
В случае контейнера VC31a, например, введение сигналов уплотнения в столбцы 10 и 14 строки 2, в случае положительного выравнивания этого контейнера, или в столбец 10 строки 2, в случае невыравнивания этого контейнера, будет получено просто повторным считыванием октета, хранимого в буферной памяти 60, причем это повторное считывание следует из блокировки часов считывания из этой буферной памяти в этих местах.
На фиг. 23 показано назначение столбцов реструктурированных кадров в различных реструктурированных блоках мультиплексирования TU31*. Пусть ABC - столбцы, предназначенные соответственно для реструктурированных блоков мультиплексирования TU31*a, TU31*b, TU31*c, TU31*d.
Столбцы A образованы столбцами 10, 14...266.
Столбцы B образованы столбцами 11, 15...267.
Столбцы C образованы столбцами 12, 16...268.
Столбцы D образованы столбцами 13, 17...269.
Число столбцов, предназначенных для кадра каждого реструктурированного блока мультиплексирования TU31*, равно числу октетов, предназначенных для соответствующего блока мультиплексирования в нереструктурированном кадре, деленному на число строк, т.е. 585/9, равно 65.
В случае, когда контейнеры VC4 поступающих кадров содержат, например, 16 VC22 (независимо от того, были ли контейнеры VC4 получены мультиплексированием 16 TUG22 или мультиплексированием 4 TU31, каждый из которых включает VC31, который получен мультиплексированием 4 TUG22, включающих каждый VC22) и когда обрабатываемые контейнеры будут все состоять из VC22, число столбцов ABC. ..P (показанных на фиг. 19) реструктурированных кадров, предназначенных для кадра каждого реструктурированного блока мультиплексирования TUG22*, будет равно 144/9, т.е. 16, причем четыре оставшихся столбца для того, чтобы дойти до 260 (в данном случае столбцы 10-13), будут заполнены октетами уплотнения.
Обрабатываемые контейнеры могут также быть контейнерами, образованными различными иерархическими уровнями мультиплексирования.
Фиг. 25 показывает в качестве примера назначение столбцов кадров, реструктурированных в реструктурированные блоки мультиплексирования TU31a*, TU31b*, TU22a*, TU22f*, TU11a*-TU11e*, TU12a*-TU12d* в случае структуры мультиплексирования, описанной на фиг. 2, и где обрабатываемые контейнеры будут контейнерами VC31a, VC31b, VC22a-VC22f, VC11a-VC11e, VC12a-VC12d.
Пусть ABCD...Q - столбцы, предназначенные соответственно для этих реструктурированных блоков мультиплексирования. Столбцы 10 и 11 являются соответственно столбцами A и B, предназначенными соответственно для реструктурированных блоков мультиплексирования TU31a* и TU31b*, и содержат, например, в строке 0 и 1 октеты индексации H1VC31a*, H1VC31b*, H2VC31a* и H2VC31b*, а в строке 2 - октеты выравнивания H3VC31a* и H3VC31b*. Поскольку другие реструктурированные блоки мультиплексирования были меньшего иерархического уровня, столбцы 12 и 13 содержат октеты уплотнения.
От столбца 14 до столбца 77 организация в столбцы следующая: ABCG ABDH ABEI ABFN ABCG ABDH ABEI ABFO ABCG ABDH ABEK ABFP ABCG ABDH ABEI ABFQ. От столбца 78 до столбца 141, затем от столбца 142 до столбца 205 и, наконец, от столбца 206 до столбца 269 эта организация повторяется, однако с тем отличием, что столбцы 89, 105, 121, 137, затем столбцы 153, 169, 185, 201 и, наконец, столбцы 217, 233, 249, 265 являются соответственно столбцами M, I, J, K, затем столбцами L, M, I, J и, наконец, столбцами K, L, M уплотнения, вместо того, чтобы быть столбцами I, J, K, L, как таковыми являются соответственно столбцы 25, 41, 57, 73.
Предназначение столбцов реструктурированных кадров в различные реструктурированные блоки мультиплексирования в случае структур мультиплексирования других, чем те, которые были рассмотрены выше в качестве примера, получены в соответствии с принципами, описанными выше, и в зависимости от цифровых значений каждого случая.
Это предназначение в столбцах позволяет таким образом реализовать введение в реструктурированные кадры сигналов, составляющих обрабатываемые контейнеры, а также сигналов индексации и выравнивания, реализацию согласования их ритмов извлечения из нереструктурированных кадров и введение в реструктурированные кадры в элементарных местах, которые для одного и того же обрабатываемого контейнера имеются внутри каждой строки или секции реструктурированного кадра рангов, определенных по отношению к скорости секции, причем эти ранги неизменны при переходе от одной секции кадра к другой, и каждое множество мест того же ранга секций реструктурированных кадров предназначено максимально для одного реструктурированного блока мультиплексирования.
Claims (3)
1. Интерфейс реструктурирования кадров для цифровых потоков, мультиплексируемых во времени в соответствии с иерархией синхронного мультиплексирования, отличающийся тем, что содержит средства обнаружения элементарных позиций в поступающих кадрах, занятых сигналами, образующими контейнеры для обработки из указанных поступающих кадров, причем средства обнаружения элементарных позиций в поступающих кадрах оснащены входом STM для приема случайных кадров, генератор развертки, настроенный таким образом, что сигналы, образующие контейнеры для обработки, располагаются на определенных временных позициях в выходящих реструктурированных кадрах, причем для каждого контейнера для обработки предусмотрен блок буферной памяти, снабженный входом STM для приема поступающих кадров, входом команды записи, соединенным с выходом НЕа средств обнаружения элементарных позиций в поступающих кадрах, занятых сигналами, образующими указанный контейнер для обработки, входом команды считывания, соединенным с выходом HLa средств блокировки определенных переходов синхросигнала, указывающих временные позиции, занятые рассматриваемым контейнером для обработки в выходящих реструктурированных кадрах, при этом средства блокировки определенных переходов синхросигнала имеют первый вход HL'a, соединенный с выходом генератора развертки, вырабатывающей указанный синхросигнал, и второй вход, подключенный к выходу средств формирования запроса на выравнивание контейнера для обработки в выходящих реструктурированных кадрах, причем средства формирования запроса на выравнивание содержат первый вход, соединенный с выходом НЕа указанных средств обнаружения в поступающих кадрах элементарных позиций в поступающих кадрах, занятых сигналами, составляющими упомянутый контейнер для обработки в выходящих реструктурированных кадрах, и вторым входом, соединенным с выходом HLa указанных средств блокировки, средства мультиплексирования, снабженные входами, подключенными к выходам объекта различных блоков буферной памяти, связанных с различными контейнерами для обработки, входом, подключенным к выходу источника сигналов уплотнения и/или обслуживания, входом, подключенным к выходу средств вычисления величины сигналов индексации упомянутых контейнеров для обработки в выходящих реструктурированных кадрах, входом команд, подключенным к выходу SV упомянутого генератора развертки, и выходом STM+, являющимся выходом интерфейса, при этом средства вычисления величины сигналов индексации снабжены, в свою очередь, первым входом, соединенным с выходом С средств формирования запроса на выравнивание, и вторым входом SV, соединенным с выходом бит (Δa, Δb, Δc, Δd) буферного ЗУ соответствующего обрабатываемого контейнера.
2. Интерфейс по п.1, отличающийся тем, что упомянутые средства обнаружения элементарных позиций, в поступающих кадрах занятых сигналами, образующими контейнер для обработки в выходящих реструктурированных кадрах, когда иерархический уровень, заданный в упомянутой иерархии, отличается от самого высокого иерархического уровня, содержат средства обнаружения состояний счета одной и той же величины, заключенной между 0 и n, счетчик по модулю n, где n - число контейнеров для обработки рассматриваемого иерархического уровня, мультиплексированных внутри контейнера более высокого уровня иерархии, причем средства обнаружения снабжены входом, подключенным к выходу счетчика по модулю n, содержащего вход обнуления, соединенный с выходом СР4 средств обнаружения в поступающих кадрах первой элементарной позиции, занятой рассматриваемым контейнером для обработки во входящих реструктурированных кадрах, причем указанные средства обнаружения первой позиции содержат, в свою очередь, счетчик, имеющий вход синхронизации, соединенный с выходом CLK4 средств обнаружения элементарных позиций в поступающих кадрах, занятых сигналами, образующими упомянутый контейнер более высокого иерархического уровня и, в свою очередь, снабженными входом для приема указанных поступающих кадров STM, компаратор, снабженный первым входом, подключенным к выходу CMP4 счетчика, вторым входом VС31а, подключенным к выходу средств для обнаружения элементарных позиций в поступающих кадрах, занятых сигналами индексации H1V C31a, H2V, C31a рассматриваемого контейнера для обработки и для определения упомянутой первой позиции на основании указанных сигналов индексации, причем указанные средства для обнаружения элементарных позиций в поступающих кадрах снабжены входом приема поступающих кадров, а компаратор дополнительно снабжен выходом CP4, представляющим собой выход указанных средств обнаружения первой элементарной позиции, средства блокировки определенных переходов сигнала от упомянутых средств обнаружения состояний счета одной и той же величины, соответствующих элементарным позициям поступающих кадров, занятых положительными и отрицательными сигналами выравнивания рассматриваемого контейнера для обработки либо отрицательным сигналом выравнивания, в зависимости от того, выравнен ли этот контейнер в положительном направлении или нет, причем указанные средства блокировки имеют выход CP6, представляющий собой выход указанных средств обнаружения элементарных позиций, занятых сигналами, образующими контейнер обработки.
3. Интерфейс по п.1, отличающийся тем, что упомянутые средства вычисления величины сигналов индексации содержат для каждого контейнера обработки счетчик, снабженный временным входом CLK, соединенным с выходом развертки, выдающей сигнал времени, регистр, снабженный входом, соединенным с выходом указанного счетчика, и управляющим входом, соединенным с битовым управляющим выходом Δa, Δb, Δc, Δd буферного ЗУ, которое связано с рассматриваемым контейнером для обработки во входящих реструктурированных кадрах, причем указанное буферное запоминающее устройство снабжено битовым входом, соединенным с выходом логического вентиля, снабженного, в свою очередь, первым входом для приема определенного логического уровня и вторым входом, подключенным к выходу CP4 указанных средств обнаружения первой элементарной позиции в поступающих кадрах, занятых рассматриваемым контейнером обработки, сумматор, один вход которого подключен к выходу регистра, а другой вход подключен к выходу средств формирования запроса на выравнивание, а выход является выходом средств вычисления величины сигналов индексации.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9000991A FR2657741B1 (fr) | 1990-01-29 | 1990-01-29 | Interface de restructuration de trames pour trains numeriques multiplexes par multiplexage temporel d'affluents numeriques a differents debits. |
FR9000991 | 1990-01-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2112320C1 true RU2112320C1 (ru) | 1998-05-27 |
Family
ID=9393177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU4894458A RU2112320C1 (ru) | 1990-01-29 | 1991-01-28 | Интерфейс реструктурирования кадров для цифровых потоков, мультиплексированных временным мультиплексированием цифровых потоков, поступающих с различными скоростями |
Country Status (11)
Country | Link |
---|---|
US (1) | US5210745A (ru) |
EP (1) | EP0440128B1 (ru) |
JP (1) | JPH084255B2 (ru) |
CN (1) | CN1030743C (ru) |
AT (1) | ATE120060T1 (ru) |
AU (1) | AU641719B2 (ru) |
CA (1) | CA2035112C (ru) |
DE (1) | DE69108068T2 (ru) |
ES (1) | ES2071130T3 (ru) |
FR (1) | FR2657741B1 (ru) |
RU (1) | RU2112320C1 (ru) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4104238A1 (de) * | 1991-02-12 | 1992-08-13 | Siemens Ag | Verfahren zum empfang und zur abgabe von rahmenkoepfen von und fuer stm-1-signale in einem rahmenkopf-server eines netzknotens |
JPH05160825A (ja) * | 1991-12-03 | 1993-06-25 | Fujitsu Ltd | 同期回路 |
DE4205238C1 (ru) * | 1992-02-21 | 1993-01-07 | Wandel & Goltermann Gmbh & Co, 7412 Eningen, De | |
US5365518A (en) * | 1992-03-02 | 1994-11-15 | Alcatel Network Systems, Inc. | Sonet overhead server |
US5315594A (en) * | 1992-03-02 | 1994-05-24 | Alcatel Network Systems, Inc. | Inter-network transport element of sonet overhead |
US5872780A (en) * | 1992-05-21 | 1999-02-16 | Alcatel Network Systems, Inc. | Sonet data transfer protocol between facility interfaces and cross-connect |
US5461618A (en) * | 1992-06-30 | 1995-10-24 | Industrial Technology Research Institute | Adapter for transmission lines using HDLC frames |
EP0578315A1 (de) * | 1992-07-09 | 1994-01-12 | Philips Patentverwaltung GmbH | Synchrones Übertragungssystem |
US5784377A (en) * | 1993-03-09 | 1998-07-21 | Hubbell Incorporated | Integrated digital loop carrier system with virtual tributary mapper circuit |
JP2810617B2 (ja) * | 1993-06-23 | 1998-10-15 | 株式会社三協精機製作所 | 多重シリアル信号の伝送方法 |
US5457691A (en) * | 1993-12-16 | 1995-10-10 | At&T Corp. | Method and apparatus for intrasystem communication links in a transmission system using synchronous data hierarchy |
DE4415225C2 (de) * | 1994-04-27 | 2001-10-11 | Uwe Doelzer | Digitales Übertragungssystem für Basisanschlüsse |
US5473611A (en) * | 1994-06-03 | 1995-12-05 | Transwitch Corporation | Apparatus and method for limiting jitter caused by pointer movement while mapping one telecommunications signal into another such signal |
WO1995034145A1 (en) * | 1994-06-03 | 1995-12-14 | Transwitch Corporation | Apparatus and method for limiting jitter in a telecommunications signal |
US5535218A (en) * | 1994-06-03 | 1996-07-09 | Transwitch Corporation | Apparatus and method for limiting jitter in a telecommunications signal which is being mapped in another such signal by temporarily suspending measurement of available data |
US5528598A (en) * | 1994-06-03 | 1996-06-18 | Transwitch Corporation | Apparatus and method for limiting jitter in a telecommunications signal |
US5872645A (en) * | 1994-07-07 | 1999-02-16 | Gpt Limited | Telecommunications network |
US5579323A (en) * | 1994-07-22 | 1996-11-26 | Alcatel Network Systems, Inc. | Virtual tributary/tributary unit transport method and apparatus |
US5687095A (en) * | 1994-11-01 | 1997-11-11 | Lucent Technologies Inc. | Video transmission rate matching for multimedia communication systems |
DE19627728A1 (de) | 1996-07-10 | 1998-01-15 | Sel Alcatel Ag | Netzelement und Ein-/Ausgabeeinheit für ein synchrones Übertragungssystem |
US6891862B1 (en) * | 1999-04-26 | 2005-05-10 | Nortel Networks Limited | Multiplex hierarchy for high capacity transport systems |
CN100391122C (zh) * | 1999-07-08 | 2008-05-28 | 三星电子株式会社 | 移动通信系统中用于控制速率匹配的去复用器和复用器的设备和方法 |
SE517859C2 (sv) * | 1999-10-21 | 2002-07-23 | Ericsson Telefon Ab L M | Dynamisk allokering av dataströmmar i ramar representerad av rambeskrivande index |
US6870860B1 (en) * | 2000-04-19 | 2005-03-22 | Ciena Corporation | Semi-transparent time division multiplexer/demultiplexer |
US6829717B1 (en) * | 2000-08-24 | 2004-12-07 | Nortel Networks Limited | Method and apparatus for generating timing information |
US7016378B1 (en) | 2001-01-26 | 2006-03-21 | Ciena Corporation | Method and system for automatically provisioning an overhead byte |
ITMI20020163A1 (it) * | 2002-01-31 | 2003-07-31 | Marconi Comm Spa | Struttura di informazione per il trasporto di dati in particolare di tipo sdh soner e otn ed informazioni di lavoro entro un elemento di ret |
ITMI20020337A1 (it) * | 2002-02-20 | 2003-08-20 | Guido Porta | Metodo di trasporto ferroviario ed apparecchiatura per il carico e loscarico dei convogli |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3961139A (en) * | 1975-05-14 | 1976-06-01 | International Business Machines Corporation | Time division multiplexed loop communication system with dynamic allocation of channels |
US4435803A (en) * | 1980-03-31 | 1984-03-06 | International Telephone And Telegraph Corporation | Analog subscriber/trunk module with shared ringing source and ring-trip |
IT1151019B (it) * | 1980-06-30 | 1986-12-17 | Sits Soc It Telecom Siemens | Circuito di temporizzazione per la ricezione di segnali pcm |
US4397017A (en) * | 1981-03-02 | 1983-08-02 | Nippon Electric Co., Ltd. | Stuff synchronization device with reduced sampling jitter |
EP0085820B1 (fr) * | 1982-02-09 | 1985-11-21 | International Business Machines Corporation | Procédé de transmission numérique multi-vitesses et dispositif de mise en oeuvre dudit procédé |
US4608684A (en) * | 1984-03-26 | 1986-08-26 | Itt Corporation | Digital switching systems employing multi-channel frame association apparatus |
CA1232693A (en) * | 1985-09-05 | 1988-02-09 | Alan F. Graves | Network multiplex structure |
DE3769827D1 (de) * | 1986-04-14 | 1991-06-13 | Siemens Ag | Demultiplexstufe eines digitalsignal-uebertragungsgeraetes. |
US4910731A (en) * | 1987-07-15 | 1990-03-20 | Hitachi, Ltd. | Switching system and method of construction thereof |
US4893306A (en) * | 1987-11-10 | 1990-01-09 | Bell Communications Research, Inc. | Method and apparatus for multiplexing circuit and packet traffic |
US4975908A (en) * | 1987-12-15 | 1990-12-04 | Siemens Aktiengesellschaft | Basic pulse frame and method for a digital signal multiplex hierarchy |
US5018142A (en) * | 1988-03-04 | 1991-05-21 | Digital Equipment Corporation | Technique for organizing and coding serial binary data from a plurality of data lines for transmission over a single transmission line |
EP0331858B1 (en) * | 1988-03-08 | 1993-08-25 | International Business Machines Corporation | Multi-rate voice encoding method and device |
-
1990
- 1990-01-29 FR FR9000991A patent/FR2657741B1/fr not_active Expired - Fee Related
-
1991
- 1991-01-25 AU AU69988/91A patent/AU641719B2/en not_active Expired
- 1991-01-25 US US07/647,628 patent/US5210745A/en not_active Expired - Lifetime
- 1991-01-28 EP EP91101055A patent/EP0440128B1/fr not_active Expired - Lifetime
- 1991-01-28 AT AT91101055T patent/ATE120060T1/de not_active IP Right Cessation
- 1991-01-28 CA CA002035112A patent/CA2035112C/fr not_active Expired - Lifetime
- 1991-01-28 DE DE69108068T patent/DE69108068T2/de not_active Expired - Lifetime
- 1991-01-28 RU SU4894458A patent/RU2112320C1/ru active
- 1991-01-28 ES ES91101055T patent/ES2071130T3/es not_active Expired - Lifetime
- 1991-01-29 JP JP3094659A patent/JPH084255B2/ja not_active Expired - Fee Related
- 1991-01-29 CN CN91100517A patent/CN1030743C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
FR2657741A1 (fr) | 1991-08-02 |
US5210745A (en) | 1993-05-11 |
FR2657741B1 (fr) | 1992-04-03 |
JPH084255B2 (ja) | 1996-01-17 |
CA2035112A1 (fr) | 1991-07-30 |
AU641719B2 (en) | 1993-09-30 |
DE69108068T2 (de) | 1995-07-20 |
CA2035112C (fr) | 1994-08-16 |
EP0440128B1 (fr) | 1995-03-15 |
AU6998891A (en) | 1991-08-01 |
JPH04227349A (ja) | 1992-08-17 |
EP0440128A1 (fr) | 1991-08-07 |
CN1030743C (zh) | 1996-01-17 |
CN1053871A (zh) | 1991-08-14 |
DE69108068D1 (de) | 1995-04-20 |
ES2071130T3 (es) | 1995-06-16 |
ATE120060T1 (de) | 1995-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2112320C1 (ru) | Интерфейс реструктурирования кадров для цифровых потоков, мультиплексированных временным мультиплексированием цифровых потоков, поступающих с различными скоростями | |
US5615237A (en) | Telecommunications framer utilizing state machine | |
EP0436293B1 (en) | Inverse multiplexer and demultiplexer techniques | |
US5265090A (en) | Switching element for cross-connect equipment for digital bit streams multiplexed by time-division multiplexing digital tributaries with different bit rates | |
EP0437197A2 (en) | Digital cross connection apparatus | |
US3970799A (en) | Common control signaling extraction circuit | |
US4143246A (en) | Time division line interface circuit | |
PT788695E (pt) | Metodo para desagrupar e agrupar estruturas de momento contendo ponteiros | |
US6449292B1 (en) | Time division multiplexed synchronous state machine having state memory | |
US4804956A (en) | Rearrangeable digital signal space division switching system | |
CA1147876A (en) | Resynchronizing circuit for time division multiplex system | |
US4334273A (en) | Signal processing system using a digital technique | |
US4101739A (en) | Demultiplexer for originally synchronous digital signals internested word-wise | |
US4230911A (en) | Carrier terminal unit | |
US4203003A (en) | Frame search control for digital transmission system | |
US3794773A (en) | Synchronizing unit | |
US6577651B2 (en) | Methods and apparatus for retiming and realigning sonet signals | |
US5781587A (en) | Clock extraction circuit | |
KR0143007B1 (ko) | 전전자 교환기의 stm-1 프래임 매퍼 | |
Klein et al. | SONET/SDH pointer processor implementations | |
JPS62216438A (ja) | 高速デ−タリタイミング方法 | |
RU2402169C2 (ru) | Способ и устройство выделения виртуальных контейнеров в сетях синхронной цифровой иерархии | |
SU866774A1 (ru) | Устройство дл коммутации телеграфных каналов | |
RU2402168C2 (ru) | Способ и устройство выделения виртуальных контейнеров в сетях синхронной цифровой иерархии | |
RU2173027C2 (ru) | Устройство цикловой синхронизации |