JPH04227349A - 種々のビットレートで時分割多重伝送ディジタル従属局によって多重伝送されるディジタルビットストリームのためのフレーム再構成インターフェース - Google Patents
種々のビットレートで時分割多重伝送ディジタル従属局によって多重伝送されるディジタルビットストリームのためのフレーム再構成インターフェースInfo
- Publication number
- JPH04227349A JPH04227349A JP3094659A JP9465991A JPH04227349A JP H04227349 A JPH04227349 A JP H04227349A JP 3094659 A JP3094659 A JP 3094659A JP 9465991 A JP9465991 A JP 9465991A JP H04227349 A JPH04227349 A JP H04227349A
- Authority
- JP
- Japan
- Prior art keywords
- container
- frame
- signal
- level
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 93
- 238000003780 insertion Methods 0.000 claims abstract description 8
- 230000037431 insertion Effects 0.000 claims abstract description 8
- 238000000605 extraction Methods 0.000 claims abstract description 4
- 238000001514 detection method Methods 0.000 claims description 20
- 239000000872 buffer Substances 0.000 claims description 16
- 230000000903 blocking effect Effects 0.000 claims description 13
- 230000003827 upregulation Effects 0.000 claims description 12
- 230000003828 downregulation Effects 0.000 claims description 9
- 230000001105 regulatory effect Effects 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 230000033228 biological regulation Effects 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 3
- 239000000470 constituent Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 19
- 230000007704 transition Effects 0.000 description 14
- 230000001419 dependent effect Effects 0.000 description 13
- 230000000630 rising effect Effects 0.000 description 9
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 5
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 5
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 5
- 101100443251 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG2 gene Proteins 0.000 description 4
- 101100041128 Schizosaccharomyces pombe (strain 972 / ATCC 24843) rst2 gene Proteins 0.000 description 4
- 101100041125 Arabidopsis thaliana RST1 gene Proteins 0.000 description 3
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 description 3
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 description 3
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 3
- 101100443250 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG1 gene Proteins 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 3
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- LEOJISUPFSWNMA-UHFFFAOYSA-N ABEI Chemical compound O=C1NNC(=O)C=2C1=CC(N(CCCCN)CC)=CC=2 LEOJISUPFSWNMA-UHFFFAOYSA-N 0.000 description 1
- 102100034542 Acyl-CoA (8-3)-desaturase Human genes 0.000 description 1
- 101000848239 Homo sapiens Acyl-CoA (8-3)-desaturase Proteins 0.000 description 1
- 101100113690 Homo sapiens CLK1 gene Proteins 0.000 description 1
- 101000631695 Homo sapiens Succinate dehydrogenase assembly factor 3, mitochondrial Proteins 0.000 description 1
- 102100028996 Succinate dehydrogenase assembly factor 3, mitochondrial Human genes 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
め要約のデータは記録されません。
Description
。本発明は特に、伝送される多重伝送ディジタルビット
ストリームが、CCITT勧告G.707、G708及
びG709に指定されているような同期式多重伝送階層
に従う種々のビットレートでのディジタル従属局の同期
式時分割多重伝送によって得られるディジタル通信シス
テムに係わる。
略を図1に示した。この階層構造を使用して多重伝送さ
れ得るビットレートは、CCITTによって標準化され
ている図の右側に示したビットレート、即ち2,048
kbit/s、8,448kbit/s、34,368
kbit/s、1,544kbit/s、6,312k
bit/s、44,736kbit/s及び139,2
46kbit/sである。
されるべき従属局のビットレートに従って、この多重伝
送階層に対して種々の多重伝送構造の可能性があり、ビ
ットレート1,554kbit/s、2,048kbi
t/s、8,448kbit/s及び34,368kb
it/sで多重伝送される従属局に対応する図では太線
で示された多重伝送構造の各々は、図の右側から左側に
向かって、即ち種々の従属局からフレームが形成される
方向において、この例ではN1、N2、N3で示された
多数の階層レベルを含んでいる。
ルに導入することができ、本明細書中で以降はコンテナ
(container)と称する部分と、同じく以降は
多重伝送単位 (multip1exing un
it)と称する部分とを含む。
送単位なる用語は総じて、構成要素のシーケンスに対し
て及びそのシーケンス内の個々のエレメントに対して使
用する。
たはAUで表された多重伝送単位(この例ではレベルN
1においてはTU11、TU12、TU22、レベルN
2においてはTU31、レベルN3においてはAU4)
は、同じ階層レベル信号に構成されるコンテナに、これ
ら多重伝送単位に関して指標付け及び調整するための信
号を加えることにより形成される。
表されたコンテナ(この例ではレベルN1においてはV
C11、VC12、VC22、レベルN2においてはV
C31、レベルN3においてはVC4)は、より低い階
層レベルで構成された“n”多重伝送単位の多重伝送か
ら生じる多重信号、または当該レベルで導入されるCで
表された従属局(この例ではレベルN1においてはC1
1、C12、C22、レベルN2においてはC31)に
おいて抽出された所謂情報信号に、サービス信号を加え
ることにより形成される。
構造の場合における種々のコンテナまたは多重伝送単位
の形成を示す模式図である。レベルN3で構成されるコ
ンテナVC4は、レベル2で構成される4つの多重伝送
単位TU31a、TU31b、TU31c、TU31d
から信号を多重伝送することにより得られる。
1a及びTU31b)はコンテナVC31a及びVC3
1bから形成され、更にこれらのコンテナは、レベルN
2に導入されている34,358kbit/s従属局C
31a及びC31bから形成される。
TU31d)はコンテナVC31c及びVC31dから
形成され、更にこれらのコンテナは、レベルN1で構成
され、且つ同じ階層レベルに既に構成されている多重伝
送単位を、指標及び調整信号を加えることなく単に多重
伝送する多重伝送単位TUG22から形成される。
位TUG22a、TUG22b、TUG22c、TUG
22dから形成され、これら4つの多重伝送単位は更に
4つの多重伝送単位TU22a、TU22b、TU22
c、TU22dから形成され、これら4つの多重伝送単
位は4つのコンテナVC22a、VC22b、VC22
c、VC22dから形成され、更にこれら4つのコンテ
ナは8,448kbit/s従属局C22a、C22b
、C22c、C22dから形成される。コンテナVC3
1dは、4つの多重伝送単位TUG22e、TUG22
f、TUG22g、TUG22hを多重伝送することに
より形成されるが、これら4つの多重伝送単位のうちの
最初の2つ(TUG22e及びTUG22f)は、TU
G22a、TUG22b、TUG22c、TUG22d
と同様に、8,448kbit/s従属局C22e及び
C22fから形成される。
の多重伝送単位TU11a、TU11b、TU11c、
TU11d、TU11eから形成され、これら5つの多
重伝送単位は5つのコンテナVC11a、VC11b、
VC11c、VC11d、VC11eからそれぞれ形成
され、更にこれら5つのコンテナは5つの1,544k
bit/s従属局C11a、C11b、C11c、C1
1d、C11eからそれぞれ形成される。
つの多重伝送単位TU12a、TU12b、TU12c
、TU12dから形成され、これら4つの多重伝送単位
は4つのコンテナVC12a、VC12b、VC12c
、VC12dからそれぞれ形成され、更にこれら4つの
コンテナは2,048kbit/s従属局C12a、C
12b、C12c、C12dからそれぞれ形成される。
の階層レベルで構成される多重伝送単位は、この例では
コンテナVC4であるこのレベルで構成されたコンテナ
に調整信号及び指標信号を加えることにより得られる。
ベルで構成された多重伝送単位にサービス信号を加える
ことにより得られる。
レームを形成する従属局のビートレートの相違は、従属
局が、得られたフレーム内で従属局のビートレートに反
比例する種々の情報信号反復周期を有するということに
反映される。この反復周期は、かかる従属局について多
重伝送構造の全てにわたって出会う多重伝送ファクタ“
n”を積算することにより得られる。例を挙げると、2
,048kbit/s従属局C12における反復周期は
64であり、1,544kbit/s従属局C11にお
ける反復周期は80であり、8,448kbit/s従
属局C22における反復周期は16であり、34,36
8kbit/s従属局C31における反復周期は4であ
る。
レベルでコンテナに加えられる調整信号は、コンテナを
形成する信号のタイミングをこの階層レベルで使用され
ている局所クロックのタイミングに、コンテナ信号のタ
イミングが局所クロックのタイミングより速い場合には
、このコンテナから形成される多重伝送単位内にこの目
的で準備されたスタッフ信号の代わりにコンテナ信号が
周期的に使用され、コンテナ信号のタイミングが局所ク
ロックのタイミングより遅い場合には、コンテナ信号の
代わりにスタッフ信号が周期的に使用される公知の正−
負調整方を使用して適合される。
、同期式多重伝送が多重伝送階層の種々のレベルで行わ
れることを考慮するために、より高いレベルのコンテナ
に適用された調整作業をより低いレベルのコンテナに分
配する役割を果たす。特に指標信号によって、特定の階
層レベルで構成された各コンテナを、そのレベルにおい
て構成される対応する多重伝送単位に対して位置させ、
所与のフレーム及び先行のフレームにおいてこのコンテ
ナに適用された調整作業を考慮することができる。 また指標信号は、対応する多重伝送単位内で、従って次
のより高い階層レベルにおいて構成される対応するコン
テナ内で特定の位置を有し、このことにより(従属局か
らフレームが形成される方向とは反対の方向において多
重伝送構造を通過する際に出会う種々の階層レベルで生
成される指標信号を連続的に参照することによって)フ
レーム内で当該コンテナを同定することができる。
ルで構成される多重伝送単位に加えらえるサービス信号
は、かかるフレーム内の反復的な位置に位置しており、
かかるフレームは実際には、番号0〜8の付いた9つの
行と番号0〜269の付いた270の列とを有するテー
ブルまたはマトリックスの形態で一般に表わされること
になり、左から右へ且つ上から下へ、即ち行ごとに読み
取られる。行と列との各交点は、実際には1バイトから
なる信号(サービス信号、調整信号、指標信号または情
報信号)を表わす。
ある前述の例におけるこの種のフレームを示している。
めに多重伝送単位AU4に加えられるサービス信号SO
Hを含んでおり、斜線のない領域は多重伝送単位AU4
を含んでいる。
信号H1VC4及びH2VC4と、そのうちの信号H3
0VC4、H31VC4及びH32Vは負の調整の場合
を除き常に存在し且つ他の信号(参照符号なし)は正の
調整の場合にのみ存在する調整信号とが加えられたコン
テナVC4からできている。指標信号H1VC4及びH
2VC4と、存在するのであれば調整信号H30VC4
、H31VC4及びH32VC4とはそれぞれ行3の列
0、3、6、7及び8を占有し、存在するならば、正の
調整信号は行3の列9、10及び11を占有する。
伝送単位AU4、即ちフレーム内で、特に図3ではΔで
マークされたコンテナVC4の最初のバイトを同定する
ことにより、コンテナVC4を同定する。
レーム“m+1”におけるコンテナVC4の位置を示し
ている(コンテナVC4は、指標信号の特性及びフレー
ムの行3にある指標信号のロケーションによってはみ出
している)。コンテナVC4によって占有されているス
ペースには斜線が引かれている。コンテナVC4の内容
は図5に9行261列のテーブルの形態で表されており
、このテーブルは左から右へ且つ上から下へと読み取ら
れる。多重伝送単位AU4に対するコンテナVC4の調
整がないならば、このテーブルは、図4に破線で示した
ようなフレーム“m”の行3〜8とフレーム“m+1”
の行0〜2の列9〜269にあるバイトによって形成さ
れるフレーム内に完全に適合する。
ーム“m”のバイトH1VC4及びH2VC4によって
示された)コンテナVC4の最初のバイトのシフトによ
って表される正または負の調整が、全ての先行フレーム
及び現在のフレーム“m”のコンテナに対して適用され
ているが故に、及び、フレーム“m+1”に対するコン
テナにも調整が適用されるが故に、この公称形状からは
逸脱している。図4は、フレーム“m+1”においてコ
ンテナに正の調整が適用された場合を示しており、(フ
レーム“m+1”のバイトH1VC4及びH2VC4に
よって表された)その調整は、フレーム“m+1”の行
3の列9〜11にスタッフビットを挿入することに反映
されている。
る場合には、やはりフレーム“m+1”のバイトH1V
C4及びH2VC4によって示されるが、コンテナVC
4は、図4に示したように、フレーム“m+1”の行3
において3バイトだけ引っ込んだ部分を持つのではなく
、この同じ行の列6〜8のレベルで3バイトだけ突出す
る。この負の調整は、バイトH30VC4、H31VC
4及びH32VC4(フレーム“m+1”の負調整機会
バイト)のロケーションにバイトVC4をセットするこ
とにより行われる。
のない領域を占有している4つの多重伝送単位TU31
a、TU31b、TU31c、TU31dを多重伝送し
且つ斜線領域を占有しているサービス信号POHVC4
、即ち9行261列のテーブルの最初のまたは左端の列
を加えることにより形成される。各多重伝送単位(例え
ばTU31a)は更にコンテナ(この例ではVC31a
)に、指標信号H1VC31a及びH2VC31aと、
そのうちの1つ(H3VC31a)が負の調整機会を与
えるように備えられており、従って負の調整の場合を除
き常に存在し、他のものは正の調整の場合にのみ存在す
る調整信号とを加えることにより形成される。実際には
それぞれΔa、Δb、Δc、Δdで表された最初のバイ
トのロケーションを同定することによりコンテナVC3
1が同定され得るように、4つのVC31コンテナの指
標信号及び調整信号はコンテナVC4の最初のバイトに
対して特定の位置にあり、従って一旦コンテナVC4が
同定されたならばVC31コンテナの指標信号及び調整
信号が同定され得る。
構造における種々のVC31コンテナ(VC31a、V
C31b、VC31c、VC31d)を示しており、各
VC31コンテナは、サービス信号POHVC31a、
POHVC31b、POHVC31c、POHVC31
dを、多重伝送された多重伝送単位TUG22または従
属局C31からの信号のいずれかに適宜加えることによ
り形成される。VC31コンテナの各々は、図6に示し
たように、9行65(=260/4)列を含み左から右
へ且つ上から下へと読取られるテーブルの形態で表され
る。サービス信号を含んでいるテーブルの最初の列は不
完全であり、これを完全にするのに必要な信号の数は、
対応するTU31多重伝送単位を構成するための正及び
負の調整がない場合に各VC31コンテナに付け足しさ
れる指標信号及び調整信号の数に等しい。
即ち9つの行と、階層レベルに従って階層レベルととも
に小さくなる数の行とを有し、幾つかの列は不完全であ
るテーブルの形態で示すことが可能である。
続的に適用されるが故に、所与のコンテナを構成する信
号のフレーム内の位置は予め決定されていないが、差し
当たり処理が複雑になるのは無視するとして、かかるコ
ンテナ及びより高い階層レベルのコンテナの指標信号か
ら決定され得る。
スバイトをフレーム内へ挿入するが故に、最高の階層レ
ベルのコンテナを構成する信号によって占有され得る行
ごとの基本ローケーションの数とこの最高レベルのコン
テナを形成するために多重伝送された次に低いレベルの
多重伝送単位の数との間の相関関係の故に、更に、各階
層レベルで使用される調整バイトの数とこのレベルにお
いて多重伝送され得る多重伝送単位の数との間の相関関
係の故に、所与のコンテナを構成する信号に割当てられ
た基本ローケーションは、フレームの行毎に再現するこ
とができず、このことは、このようなディジタルビット
ストリームをコンテナの形態で処理する装置においては
極めて重大な欠点である。
上記装置のためのフレームを再構成するインターフェー
スを提供することである。
のレベルに導入され得る同期式多重伝送階層に従う種々
のビットレートで時分割多重伝送ディジタル従属局によ
って多重伝送されるディジタルビットストリームのため
の、本明細書中ではコンテナと称される部分と本明細書
中では多重伝送単位と称される部分とによって構成され
ているフレーム再構成インターフェースであって、多重
伝送単位が、同じ階層レベルで構成されたコンテナに調
整信号及び指標信号を加えることにより形成され、コン
テナが、より低い階層レベルの多重伝送単位を多重伝送
することによって得られる多重信号または従属局からの
信号のいずれかによって適宜形成され、フレームが、最
高の階層レベルに構成された多重伝送単位またはより低
い階層レベルの多重伝送単位の多重信号のいずれかにサ
ービス信号を加えることにより形成され、インターフェ
ースが、本明細書中では処理されるべきコンテナと称す
るコンテナによってフレームを処理する装置のためのも
のであって、処理されるべきコンテナを構成する信号を
入力フレームから抽出する手段と、処理されるべきコン
テナを構成する信号と、それらの抽出及び挿入のタイミ
ングを適合させるための指標及び調整信号とを、処理さ
れるべき所与のコンテナに対して各再構成フレームセク
ション内でこのセクションの開始点に対して規定された
順位を有するロケーションに挿入することにより、処理
されるべきコンテナをそれぞれ表わす再構成多重伝送単
位を構成し、且つそれを同じ長さのセクションに細分化
された再構成フレーム内に多重伝送する手段とを含んで
おり、順位が、フレームセクションを通して及びフレー
ムを通して不変であり、再構成フレームセクションの同
じ順位のロケーションの組の各々が、最大で1つの再構
成多重伝送単位に割当てられているインターフェースか
らなる。
て与える実施態様の説明からより明らかとなるであろう
。
ナが、先に例として考慮した多重伝送構造で存在し得る
VC31コンテナである場合を考える。
1a、VC31b、VC31c、VC31dを構成する
信号またはバイトをかかるフレームから抽出することか
ら始まり、これにはまずかかるフレーム内のこれらコン
テナの最初のバイトを同定することが要求される。この
同定には、最初により高いレベルのコンテナ(VC4)
の指標信号を同定する必要があり、それによってかかる
VC4コンテナの最初のバイトを同定することができ、
更にVC31コンテナの指標信号はこのように同定され
たVC4内の特定の位置にあるので、VC31コンテナ
の指標信号が同定され、従って各VC31コンテナの最
初のバイトが同定され得る。
トを共通に有しており、これらを図7に示す。回路は、
0から8までカウントし、入力フレームの行同期化信号
SLによって増分され且つ入力フレームのフレーム同期
化信号STによって0にリセットされる行カウンタ1と
、0から269までカウントし、入力フレームの列同期
化信号SCによって増分され且つ入力フレームの行同期
化信号SLによって0にリセットされる列カウンタ2と
を含んでいる。
態をそれぞれ表示する信号CMPL及びCMPCを(太
線で表された)多数の並列ラインに供給する。
列形態の入力フレームstmを受取るタイムベース3か
ら得られる。
並列形態の入力フレームSTMは、列(即ちバイト)同
期化信号SCによって制御され且つその入力で直列形態
の入力フレームを受取る直列−並列変換器4の出力で得
られる。
出し且つそれぞれ信号DL0〜DL8を供給する回路5
0〜58と、入力フレームの列0、3、5、9及び11
を検出し且つそれぞれ信号DC0、DC3、DC5、D
C9及びDC11を供給する回路60〜64を示してい
る。
態を解読するものであり、それらの出力信号は、かかる
行または列が入力フレーム内にあるならば論理値“1”
を表わし、そうでなければ論理値“0”を表わす論理信
号である。
H2VC4を検出する方法を図8A及び図8Bを参照し
て以下に説明する。図8Aは使用される回路を示してお
り、図8Bは該回路におけるタイミング図である。
ぞれ入力フレームの行3の列0及び3内にある。従って
使用される回路は、行カウンタが“3”の状態と列カウ
ンタが“0”の状態との一致を検出する“AND”ゲー
ト8と、行カウンタが“3”の状態と列カウンタが“3
”の状態との一致を検出する“AND”ゲート9とを含
んでおり、ゲート8及び9はそれぞれ信号DL3とDC
0及び信号DL3とDC3を受取るように接続されてい
る。
論理信号は、2つのレジスタ10及び11の立上がりエ
ッジトリガクロック入力にそれぞれ与えられる。レジス
タ10及び11はそれらのデータ入力で入力フレームS
TMを受取り、H1VC4及びH2VC4バイトが入力
フレーム内に現れたときには、レジスタ10及び11内
にバイトH1VC4及びH2VC4が格納される。
L3、SC、CMPC、DC0及びDC3に対するタイ
ミング図である。この図をより容易に理解するために時
間スケールは、カウンタ1の出力信号CMPLが“3”
の状態を拡張してある。
c、VC31dコンテナの指標信号を検出する方法を説
明する。この方法は4つ全てのV31コンテナについて
同様であり、従って1つのコンテナ(VC31a)につ
いてのみ、検出回路を示す図9A、図9B及び図9Eと
、前述したようにそれぞれ入力フレーム内のVC4コン
テナのロケーションとVC4コンテナの構成を示す図4
及び図5と、更にタイミング図である図9Cと、指標バ
イトH1VC4及びH2VC4の構成を示す図9Dと、
VC4コンテナの最初のバイトを検出する原理を示す図
10とを参照して説明する。
図4の破線で示された長方形内でVC4コンテナの最初
のバイトの位置を同定する。より厳密に言えば指標バイ
トH1VC4及びH2VC4は、VC4コンテナは、こ
れが負の調整であるかまたは正の調整であるかによって
3バイトだけ調整されているので、図10において斜線
が引かれている3バイトおきに置かれた783の可能な
ロケーションのうちの1つを同定する。これらの指標信
号によって与えられる値はΔVC4と表され、0〜78
2の間の値である。
示したように、POHVC4サービスバイトの最初のバ
イトJ1である。このバイトJ1の直後にはバイトH1
VC31a、即ちVC31コンテナの最初の指標バイト
が続く。第2のVC31aコンテナ指標バイトH2VC
31aはVC4コンテナ内の、H1VC31aから固定
数のバイト、この場合には261バイト(これは図4に
おける破線の長方形の幅である)だけ後ろのロケーショ
ンにある。
イト検出回路はカウンタ20を含んでいる。このカウン
タ20は、入力フレームの行3列9、即ちH32VC4
調整信号のために確保されたロケーションの直ぐ後にあ
る信号RST1によって立上がりエッジ検出器20’を
介して0にリセットされ、各行の最初の9つの基本ロケ
ーションまたはバイト時間(byte−time)の間
は列同期化信号の遷移をブロックし且つこのようにして
孤立させた3つの遷移のうち1つだけに作用することに
より入力フレーム列同期化信号から得られるクロック信
号CLK1によって増分される。このカウンタがとり得
る値は図10に示した値0〜782である。
21に与えられる。比較器21は更に、値ΔVC4に値
“1”を加える加算器22から値ΔVC4+1を受取る
。カウンタ20の値がΔVC4+1に達したならば、こ
れは、H1VC31aバイトのロケーションがフレーム
内にあることを意味する。このバイトは、その立上がり
エッジトリガクロック入力が、当該時間に立上がりエッ
ジを有する比較器21からの出力信号CP1を受取り且
つそのデータ入力が入力フレームSTMを受取るレジス
タ23内に格納される。
検出器24’を介してカウンタ24にカウントを命令す
る。カウンタ24は0〜260をカウントし、260に
なったところで自動的にラッチする。カウンタ24は、
行0、1、2、4、5、6、7、8の列0〜8と、VC
4コンテナが多重伝送単位AU4に対して負に調整され
る場合には行3の列0〜5、VC4コンテナが多重伝送
単位AU4に対して正に調整される場合には行3の列0
〜11、またはVC4コンテナが多重伝送単位AU4に
対して調整されない場合には行3の列0〜8とにおいて
、入力フレームの列同期化信号SCをブロックすること
により入力フレーム列同期化信号SCから得られるクロ
ック信号CLK2によって増分される。
”のH1VC31aバイトは、このフレームの行3〜8
のいずれかにおいてまたは次のフレーム“m+1”の行
0〜2のいずれかにおいて演繹的に同定され、H2VC
31aバイト自体は、フレーム“m”の行4〜8のいず
れかまたはフレーム“m+1”の行0〜3のいずれかに
存在し得る。従ってカウンタ24がカウントを実行する
間にフレーム“m+1”の行3に出会ったならば、VC
4コンテナの“m+1”フレームに対する調整が考慮さ
れる。
P2によって示される。このカウンタが260の状態は
、出力信号CP2を供給する検出器25によって検出さ
れる。出力信号CP2はこの時間に立上がりエッジを有
し、レジスタ26の立上がりエッジトリガクロック入力
に与えられる。レジスタ26は、並列データ入力におい
てSTMフレームを受取り、対応するロケーション、即
ちH2VC31aバイトを占有する入力STMフレーム
のバイトをレジスタ26内に格納する命令を出すことに
よりカウンタ24が260の状態が到着したことに応答
する。
ンテナ指標信号を検出するために、値ΔVC4+2、Δ
VC4+3及びΔVC4+4が、その出力信号CMP1
によって示されるカウンタ20の状態と比較される。
2を生成する回路を図9Bを参照して説明する。
列9〜269のみにおける列同期化信号SCの転送を認
識するための“AND”ゲート12を含んでいる。この
ゲートは信号SCと、各行の列9〜269に広がるタイ
ムウィンドウを生成する回路13からの出力信号Q1と
を受取る。このタイムウィンドウは、論理信号Q1によ
って論理値“1”で表される。回路13は、その出力Q
で信号Q1を発信し且つその入力Dで相補出力信号逆Q
を受信するD型フリップフロップを含んでいる。更にフ
リップフロップはそのクリア入力CLにおいて行同期化
信号SLを受取り、そのクロツク入力CKにおいて、行
同期化信号SL及び入力フレーム列9検出信号DC9を
受取る“OR”ゲート15からの出力信号S1を受取る
。回路12の出力における信号S2は、“モジュロ3”
カウンタ16の立上がりエッジトリガクロック入力に与
えられる。カウンタ16は、立上がりエッジ検出器16
’を介して信号DC9によってゼロにリセットされる。
mp1によって示されるカウンタ16が0の状態を検出
する回路17の出力において得られる。
3及び信号DC9を受取り、行3と列9との一致を検出
する“AND”ゲート18を含んでいる。
る。
Q6で表され、コンテナが多重伝送単位AU4に対して
負もしくは正の調整が行われるかまたは調整が行われな
いかに従って、行0〜2及び4〜8の列9〜269にか
、または行3の列6〜269もしくは列12〜269ま
たは列9〜269の行3に広がるタイムウィンドウ内で
列同期化信号SCのパルスを認識するための“AND”
ゲートを含んでいる。
2〜Q5によって論理値“1”で表され、“AND”ゲ
ート100は、列同期化信号SCと、信号Q2〜Q5を
受取る“OR”ゲート101からの信号Q6とを受取る
。
し、その相補出力逆QがD入力にループしており、クリ
ア入力CLは行同期化信号SLを受取り、且つ、クロッ
ク入力CKは、列9検出信号DC9及び“OR”ゲート
105からの出力信号を受け取る“AND”ゲート10
4の出力信号を受け取るD型フリップフロップ103を
含むタイムウィンドウ生成回路102から得られ、“O
R”ゲート105は、行0〜2及び4〜8を検出する信
号DL0〜DL2及びDL4〜DL8を受け取る。
信号DL3及びDC5とVC4コンテナ負調整検出信号
JNVC4とを受取る“AND”ゲート107で置き換
えられていることを除き、回路102と同様のタイムウ
インドウ生成回路106から得られる。
正調整検出信号JPVC4で置き換えられていることを
除き、回路106と同様のタイムウィンドウ生成回路1
09から得られる。
4がVC4コンテナ無調整検出信号NJVC4で置き換
えられていることを除き、回路106及び109と同様
のタイムウィンドウ生成回路111から得られる。
4、正調整信号JPVC4及び無調整信号NJVC4を
生成する回路を図9D及び図9Eを参照して説明する。
に示したバイトH1VC4及びH2VC4によって与え
られる。これら2つのバイトのビットは、H1VC4に
対しては番号0〜7が、H2VC4バイトに対しては番
号8〜15が付けられている。
12及び14のビットは、正の調整を示すためにフレー
ムごとに反転される。
13及び15のビットは、負の調整を示すためにフレー
ムごとに反転される。
なければ、調整のないことを示している。
びNJVC4を生成する回路を示す。
いて、図8Aに示したレジスタ10及び11からの出力
であって所与のフレーム“n”に関するバイトH1VC
4(n)及びH2VC4(n)を受取る2つのレジスタ
200及び201を共有しており、これらのレジスタの
クロック入力は、レジスタ10及び11と同じクロック
信号(CLKX及びCLKY)を受取る。これらのレジ
スタの出力においては、先行のフレーム“n−1”に関
するバイトH1VC4(n−1)及びH2VC4(n−
1)が得られる。
。eb6(n)、eb8(n)、eb10(n)、eb
12(n)、eb14(n)で表されたバイトH1VC
4(n)及びH2VC4(n)の番号6、8、10、1
2、14を有するビットはそれぞれ、5つの“排他的O
R”ゲート2020〜2024の第1の入力に与えられ
る。各“排他的OR”ゲートの第2の入力は、eb6(
n−1)、eb8(n−1)、eb10(n−1)、e
b12(n−1)、eb14(n−1)で表されたバイ
トH1VC4(n−1)及びH2VC4(n−1)の番
号6、8、10、12、14を有するビットを受取る。 正調整制御信号JPVC4は、多数決論理回路204の
出力で得られる。
。eb7(n)、eb9(n)、eb11(n)、eb
13(n)、eb15(n)で表されたバイトH1VC
4(n)及びH2VC4(n)の番号7、9、11、1
3、15を有するビットはそれぞれ、5つの“排他的O
R”ゲート2050〜2054の第1の入力に与えられ
る。各“排他的OR”ゲートの第2の入力は、eb7(
n−1)、eb9(n−1)、eb11(n−1)、e
b13(n−1)、eb15(n−1)で表されたバイ
トH1VC4(n−1)及びH2VC4(n−1)の番
号7、9、11、13、15を有するビットを受取る。 負調整制御信号JNVC4は、多数決論理回路206の
出力で得られる。
C4及び信号JPVC4を受取る“NOR”ゲート20
7の出力において得られる。
を、使用される回路を示す図11と、このバイトを同定
する原理を示す図12と、後に説明されるように、順位
“m”及び“m+1”の2つの連続コンテナVC34内
のVC31コンテナによって占有されるスペースを示す
図13を参照して説明する。
1aは、図13に破線で示したスペース内のVC31a
コンテナの最初のバイトの位置Δaを同定する。この図
はいかなる調整もない場合のVC31aコンテナの形状
を表わしており、図に示すのは難しいので他のコンテナ
VC31b、VC31c、VC31dを含む多重伝送フ
ァクタ4を無視している。実際のスペース、即ち調整を
考慮したスペースは異なっており、連続する2つのVC
4コンテナ“m”及び“m+1”内のVC31コンテナ
によって占有されているスペースの例を斜線を用いて示
してある。この例では負の調整が適用されている。指標
バイトH1VC31a及びH2VC31aは、4つのV
C31コンテナを多重伝送すること及びVC31コンテ
ナを単一バイトだけ調整することを考慮するために、図
12では斜線が引かれている4バイトおきに置かれた5
82の可能なロケーションの1つを同定する。ΔVC3
1aは、これら指標信号によって示される値(0〜58
1)を表わす。
が検出されたならば、VC31aコンテナ調整バイトH
3VC31aは、カウンタ24と同一であり同様に動作
するカウンタ30を使用して検出される。但し、カウン
タ30は、バイトH2VC31aが検出されたときに0
から260までのカウントを開始し、所与方向遷移検出
器30’を介して検出回路25からの出力信号CP2に
よって制御される。バイトH3VC31aは、バイトH
2VC31aの261バイト後ろに位置しており、この
カウンタの260の状態を検出する回路31はカウンタ
30が260の状態に達すると、その出力信号CP3に
よって、入力フレームSTMの対応するバイトH3VC
31aを、その並列データ入力でSTMフレームを受取
り且つそのクロック入力で信号CP3を受取るレジスタ
32内に格納する命令を出す。
びH3VC31aが同定されたときには、VC31aコ
ンテナの最初のバイトがカウンタ40を使用して検出さ
れる。カウンタ40は、所与方向遷移検出器40’を介
してバイトH3VC31aの検出の4バイト時間後に信
号RST2によってリセットされ、行0〜2及び4〜8
の列0〜8と、VC4コンテナが多重伝送単位AU4に
対して負調整されるならば行3の列0〜5、VC4コン
テナが多重伝送単位AU4に対して正調整されるならば
行3の列0〜11、VC4コンテナが多重伝送単位AU
4に対して調整されないならば行3の列0〜9とにおい
て、入力フレームの列同期化信号SCの遷移をブロック
し、且つこのように孤立された4つの遷移の内の3つを
無視することにより入力フレーム列同期化信号SCから
得られるクロック信号CLK4によって増分される。こ
のカウンタがとり得る値は図12に示した値0〜581
である。
41に与えられる。比較器41は更に値VC31aも受
取る。その出力信号CMP4によって示されるカウンタ
40の状態がこの値に達すると、これは、対応するロケ
ーションがVC31aコンテナの最初のバイトによって
占有されたものであることを意味する。比較器41の出
力信号CP4はこの時間に遷移を有する。
T2を生成する回路を説明する。
ク入力に与えられる。カウンタ120は4で除算し、所
与方向遷移検出器120’を介して信号RST2によっ
てリセットされる。カウンタ120の出力信号cmp2
は、このカウンタがゼロの状態を検出する回路121に
与えられる。クロック信号CLK4は、回路121の出
力において得られる。
態を検出する回路122の出力で得られる。カウンタ1
23は3で自動的にラッチし、このカウンタのカウント
状態はその出力信号cmp3で示される。このカウンタ
は、列同期化信号SCによって増分され、所与方向遷移
検出器123’を介して信号CP3によってクリアされ
る。
されたなら、このコンテナの次のバイトは、図15に示
したようにカウンタ50を使用して同定される。カウン
タ50は、VC31aコンテナの最初のバイトの検出に
際して所与方向遷移検出器50’を介して信号CP4に
よってクリアされ、VC31aコンテナを構成するバイ
ト以外のバイトを無視するために、入力フレームの行0
〜2及び4〜8の列0〜8の間と、VC4コンテナが多
重伝送単位AU4に対して負調整されるならば入力フレ
ームの行3の列0〜5の間と、VC4コンテナが多重伝
送単位AU4に対して正調整されるならば入力フレーム
の行3の列0〜11の間と、VC4コンテナが多重伝送
単位AU4に対して調整されないならば入力フレームの
行3の列0〜8の間と、POHVC4サービス信号を構
成するバイトの間と、4つのVC31コンテナの指標バ
イトHIVC31及びH2VC31の間とに入力フレー
ム列同期化信号SCをブロックすることにより、入力フ
レーム列同期化信号SCから得られるクロック信号CL
K5のタイミングレートで“モジュロ4”のカウントを
行なう。VC31aコンテナの次なるバイトは、カウン
タ50が“ゼロ”状態へ変化するのを検出して信号CP
’6を供給する回路50”によって検出される。カウン
タ50の状態はその出力信号cmp6で示される。
VC31aコンテナについて前記したのと同様に検出さ
れる。
トは、図14に示したように、クロック信号CLK2の
タイミングレートで0から260(VC4コンテナにお
いて連続する2つのPOHVC4バイトを分割するバイ
トの数)までカウントするカウンタ51が8回0となる
のを検出する検出器51’によって、図9Aに関して記
載したのと同様にVC4コンテナの最初のバイトJ1を
検出し、比較器52を使用してカウンタ20のカウント
状態CMP1と値VC4との一致を検出し、比較器52
はこの一致を検出すると、所与の方向の遷移を有する出
力信号CP5を提供し、この信号CP5が、かかる検出
に際してカウンタ51にカウントの命令を出すためにカ
ウンタ51のゼロリセット入力に、所与方向遷移検出器
52’を介して与えられる。
路を説明する。
るならば列同期化信号SCのパルスを通す“AND”ゲ
ート130を含んでいる(この同時性は“AND”ゲー
ト131によって検出される)。即ち、信号Q2〜Q5
によって表されるタイムウィンドウの1つが存在するこ
と(“OR”ゲート101の出力信号Q6(図9B)が
“AND”ゲート131の入力に与えられるため)、P
OHVC4バイトが検出されないこと(信号CP7がイ
ンバータ132によって反転されて“AND”ゲート1
31に与えられるため)、及び4つのVC31コンテナ
のいずれにもH1VC31またはH2VC31指標バイ
トが検出されないこと(VC31aコンテナに対しては
指標a、VC31bコンテナに対しては指標b、VC3
1cコンテナに対しては指標c及びVC31dコンテナ
に対しては指標dが割当てられた4つのコンテナに関す
る信号CP1及びCP2をその入力において受取る“O
R”ゲート134からの信号が、インバータ133によ
って反転されて“AND”ゲート131の入カに与えら
れるため)。
力フレームから抽出されたVC31aを形成するバイト
は、検出されたが故にその時にバッファ60内にに格納
される(図16参照)。バッファ60内の1つまたは2
つの書込み、即ち検出器50”のCP’6出力信号の1
つまたは2つのパルスは、VC31aコンテナが調整さ
れないかまたは正調整されるかに従って除去される(下
記参照)。
は、VC34コンテナについて前記したのと同様に、今
度は、H1VC4及びH2VC4指標信号と同様に構成
されている指標信号H1VC31a及びH2VC31a
に基づいて検出される。
整を示す論理信号NJV31a及び正調整を示す論理信
号JPVC31aの状態に従って、CP3信号(図11
)によって合図されたH3VC31aのロケーションと
このロケーションから4バイト時間後のロケーションと
に、またはこのロケーションの4バイト時間後のロケー
ションに、CP’6信号パルスをブロックするための回
路53’の出力において得られる。
、VC31c、VC31dに対しても適用され、これら
のバイトは3つのバッファ61、62、63内にそれぞ
れ格納される(図16)。
ンテナの各バイトには、コンテナVC31a、VC31
b、VC31c、VC31dに対して、このバイトがコ
ンテナの最初のバイトであるか否かを示すマークビット
δa、δb、δc、δdが添えられる。
31aの場合であれば、VC31コンテナの最初のバイ
トを検出する回路によって与えられる信号CP4によっ
て命令される。この例においては、このバイトが最初の
バイトであるならば、ビットδaは論理値“1”である
。この信号は、第1の入力で論理値“1”の信号を、第
2の入力で信号CP4を受け取る“AND”ゲート60
’の出力において得られる。
を入力フレームから抽出するためのタイミングレートで
あり、VC31aコンテナの場合には例えば、比較器4
1の出力信号CP4(図11)の遷移と検出器50”の
出力信号CP6(図15)の遷移とを組み合わせるため
の論理ゲート53を使用することにより得られる。
トに対するバイト時間の割当ては、それ自体は、処理さ
れるべき各コンテナに対してこのコンテナを構成するバ
イトが再構成フレーム内の列ごとに割当てられるように
再構成された出力フレームのフレーム同期化信号ST*
、行同期化信号SL*及び列同期化信号SC*からタイ
ムベース80において決定されるクロックHL’(例え
ばVC31aコンテナの場合にはHL’a)によって固
定される。
との割当てを示す図である。
ち、 行2〜8の列14、18、・・・・・・・・・・266
及び列10がV31aコンテナに割当てられ、行2〜8
の列15、19、・・・・・・・・・・267及び列1
1がV31bコンテナに割当てられ、行2〜8の列16
、20、・・・・・・・・・・268及び列12がV3
1cコンテナに割当てられ、行2〜8の列17、21、
・・・・・・・・・・269及び列13がV31dコン
テナに割当てられる。
イト及び/またはサービスバイトである。
べきコンテナの指標バイトH1VC31*及びH2VC
31*が、それらがコンテナVC31a、VC31b、
VC31cまたはVC31dのどれに関係するかに従っ
て指標a、b、cまたはdが添えられて挿入される。
ンテナの調整バイトにより、バッファの読取りクロック
HLのタイミングレートが書込みクロックHEのタイミ
ングレートと整合され得る。例えば、バッッファ60の
場合であれば読取りクロックHLaのタイミングレート
が書込みクロックHEaのタイミングレートと整合され
る。このタイミング整合は、調整/無調整要求を生成す
る装置(VC31aコンテナの場合には64)及びクロ
ックHL’をブロックするための回路(VC31aコン
テナの場合には64’)によって通常に実施される。調
整/無調整要求生成装置は、クロックHEの位相とクロ
ックHL’をブロックするための回路からのクロックH
Lの位相とを比較する。所与のフレームにおいてこの比
較結果が、所与の符号の第1のしきい値もしくは反対の
符号の第2のしきい値を越えるかまたはこれら2つのし
きい値の間にあるかに従って、正の調整要求もしくは負
の調整要求または無調整要求がこのフレームに対して生
成される。無調整、正の調整または負の調整の要求は次
のフレームにおいて作用し、無調整の場合には、このフ
レーム内で固定された対応する調整バイトH3VC31
*のロケーション、例えばVC31aコンテナの場合に
は行2の列10にスタッフバイトが挿入される。正の調
整の場合には、このロケーションと4バイト時間後ろの
ロケーションとにスタッフバイトが挿入され、負の調整
の場合には、かかるコンテナに割当てられた列10〜2
69のロケーションへのスタッフバイトの挿入はない。
成された調整または無調整要求は、次のフレームまでこ
の装置によって記憶され、それが記憶されたメモリは、
それぞれコンテナVC31a、VC31b、VC31c
、VC31dに対して行2の列14〜17にあるロケー
ションにおいてタイムベース80からのコマンドにおい
てリセットされる。
レーム用のVC31コンテナに対する調整/無調整要求
状態に従ってクロックHL’をブロックしたりしなかっ
たりすることによって、クロックHL’から誘導される
(クロックHL’自体は、タイムベース80に由来して
おり、当該VC31コンテナに割当てられていない前述
のバイトのロケーションにおいて再構成フレーム列同期
化信号SC*を系統的にブロックすることによりこの列
同期化信号SC*から得られる)。
においてVC31aコンテナが正調整される場合には行
2の列10及び14において、もしくは再構成フレーム
においてVC31aコンテナが調整されない場合には行
2の列10において、HL’aクロックをブロックする
ことにより、または再構成フレームにおいてVC31a
コンテナに負調整を行なう場合にはクロックをブロック
しないことにより、HL’aクロックから得られる。
から、クロックHL’aに加えて、前述のロケーション
を同定する同期化信号SYaも受取り、且つ調整/無調
整要求生成回路64から、再構成フレームにおけるVC
31aコンテナに対する調整/無調整要求を示す制御信
号Cを受取る。
の再構成フレームを形成する際にそのフレームの行0及
び1の列10〜13内に挿入されるべき指標バイトH1
VC31*,H2VC31*は、例えばVC31aコン
テナに対しては回路65によって計算される。回路65
は、例えば、正または負の調整要求または無調整要求が
実行されたかどうかに従って装置64から制御信号Cを
受取る加算器66を使用し、(前述のごとく)先行フレ
ームの再構成の際に決定された先行フレームに対するこ
れら指標バイトの“実測”値に、値“1”、“−1”ま
たは“0”を加えることにより、このコンテナ対する指
標信号の値を計算する。
ンテナのH1VC31a*及びH2VC31a*バイト
を例にとると、次のように得られる。
期化信号ST*,行同期化信号SL*及び列同期化信号
SC*から検出された)行2の列14にある信号RST
によってゼロにリセットされたカウンタ67は、行3〜
8の列0〜9及び行0〜2の列0〜13にあるバイト4
つのうち1つをとりそれをブロックすることにより、再
構成された出力フレームの列同期化信号SC*から誘導
されるクロック信号CLKによって増分される。VC3
1aコンテナの最初のバイトは、対応するマークピット
δaによってバッファ60の出力時に検出される。要求
される値を表わすこのカウンタのカウント状態は、レジ
スタ68内に格納される。レジスタ68のクロック入力
は、バッファ60内で読み取られたδaビットを受取り
、このレジスタのデータ入力はカウンタ67の出力に接
続されている。
サ74の出力において得られる。マルチプレクサ74の
データ入力は、コンテナVC31a、VC31b、VC
31c、VC31dのための指標信号H1VC31*及
びH2VC31*の値を計算するための回路65、69
、70及び71と、4つのバッファ60〜63の出力(
VC31a、VC31b、VC31c、VC31dコン
テナを構成する信号)と、スタッフ及び/またはサービ
ス信号ソース75の出力とにそれぞれ接続されている。
ごときタイムベース80からの信号SYを受取り、行0
及び1の列10〜13への指標信号の挿入と、行0〜8
の列0〜9へのスタッフ及び/またはサービス信号の挿
入と、前述のごとき処理されるべきコンテナを構成する
信号の挿入とが可能となる。
のコンテナに正の調整を行なう場合には行2の列10及
び14へ、またこのコンテナを調整しない場合には行2
の列10に、これらのロケーションにおいてこのバッフ
ァの読取りクロックをブロックし、バッファ60内に格
納されているバイトを読取ることにより、スタッフ信号
の挿入が単純に行われ得る。
31*に対する再構成フレームの列の割当てを示す。A
BCDはそれぞれ、再構成多重伝送単位TU31*a、
TU31*b、TU31*c、TU31*dに割当てら
れた列である。
66である。
67である。
68である。
69である。
られるフレーム当たりの列の数は、無調整フレーム内で
対応する多重伝送単位に割当てられるバイト数を行の数
で除算した数(即ち585/9=65)に等しい。
6のVC22(VC4コンテナは16のTUG22を多
重伝送するか、または、VC22を各々が含む4つのT
UG22を多重伝送することにより得られるVC31を
各々が含む4つのTU31を多重伝送することにより得
られる)を含み且つ処理されるべきコンテナが全てVC
22コンテナであったならば、各再構成多重伝送単位T
UG22*に割当てられるフレーム当たりの再構成フレ
ームの(図19に示した)列ABCD・・・Pの数は、
144/9=16に等しく、最高260までの残りの4
つの列は(この例では列10〜13)にはスタッフバイ
トが充填される。
、多重伝送階層の種々のレベルで構成されたコンテナと
することができる。
送構造において処理されるべきコンテナが、コンテナV
C31a、VC31b、VC22a〜VC22f、VC
11a〜VC11e及びVC12a〜VC12dである
場合の、再構成多重伝送単位TU31a*、TU31b
*、TU22a*〜TU22f*,TU11a*〜TU
11e*及びTU12a*〜TU12d*に対する再構
成フレームの列の割当てを示す。
再構成多重伝送単位に割当てられた列である。列10及
び11はそれぞれ、再構成多重伝送単位TU31a*及
びTU31b*に割当てられた列A及びBであり、例え
ば行0及び1内に指標バイトH1VC31a*、H1V
C31b*、H2VC31a*及びH2VC31b*を
含み、且つ行2内には調整バイトH3VC31a*及び
H3VC31b*を含んでいる。その他の多重伝送単位
は、階層内のより低いレベルのものであるので、列12
及び13はスタッフバイトを含んでいる。
ABDH ABEI ABFN ABCG
ABDH ABEJ ABFO ABCG A
BDH ABEK ABFP ABCG AB
DH ABEL ABFQである。列78〜141
と、列142〜205と、列206〜269にはこの編
成が繰り返されているが、但し、列89、105、12
1、137と、列153、169、185、201と、
列217、233、249、265とはそれぞれ、列2
5、41、57、73のような列I、J、K、Lに代え
て、列M、I、J、K、列L、M、I、J及び列K、L
、M、スタッフとなっている。
の再構成多重伝送単位に対する再構成フィルムの列の割
当ては、前述した一般原理及び各ケースに特有の数値に
基づいて行われる。
べきコンテナを構成する信号及び、再構成されないフレ
ームの抽出に対するタイミングレートを整合させるため
の指標及び調整信号を再構成フレーム内に挿入すること
、処理されるべき同じコンテナにおいて、再構成フレー
ムの各行またはセクション内にセクションの開始に対し
て規定される順位を有する基本ロケーションに再構成フ
レームを挿入することが可能となる。かかる順位は、フ
レームセクション毎に変化することなく、再構成フレー
ムセクションの同じ順位の各ロケーションセットは、最
大で1つの再構成多重伝送単位に割当てられる。
たは多重伝送単位の形成を示す図である。
レームを示す図である。
コンテナVC4の位置を示す図である。
ーブルの図である。
る。
回路に共通な多数の素子を示す。
。
を示す。
理を示す。
を示す。
原理を示す。
テナ内のVC31コンテナによって占有されているスペ
ースを示す。
図である。
外の、処理されるべきVC31コンテナのバイトを検出
する回路の図である。
きコンテナのバイトから再構成フレームを構成するため
の手段を示す図である。
ある場合の再構成フレームの構造を示す図である。
である場合の、種々の再構成多重伝送単位に対する再構
成フレームの列の割り当てを示す。
構成フレームの列の割り当てを示す図である。
構成フレームの列の割り当てを示す図である。
VC31 コンテナ H1VC4.H2VC4 指標バイトJNVC4
負の調整信号 JPNC4 正の調整信号 NJVC4 無調整信号 CLK1,CLK2 クロック信号
Claims (8)
- 【請求項1】 従属局がその種々のレベルに導入され
得る同期式多重伝送階層に従う種々のビットレートで時
分割多重伝送ディジタル従属局によって多重伝送される
ディジタルビットストリームのための、コンテナと称さ
れる部分と多重伝送単位と称される部分とによって構成
されているフレーム再構成インターフェースであって、
前記多重伝送単位が、同じ階層レベルに構成されたコン
テナに調整信号及び指標信号を加えることにより形成さ
れ、前記コンテナが、より低い階層レベルの多重伝送単
位を多重伝送することにより得られる多重信号または従
属局からの信号のいずれかによって適宜形成され、フレ
ームが、最高の階層レベルに構成された多重伝送単位ま
たはより低い階層レベルの多重伝送単位の多重信号のい
ずれかにサービス信号を加えることにより形成され、該
インターフェースが、処理されるべきコンテナと称され
るコンテナによってフレームを処理する装置のためのも
のであって、処理されるべきコンテナを構成する信号を
入力フレームから抽出する手段と、前記処理されるべき
コンテナを構成する信号と、それらの抽出及び挿入のタ
イミングレートを適合させるための指標及び調整信号と
を、処理されるべき所与のコンテナにおける各再構成フ
レームセクション内でこのセクションの開始点に対して
規定された順位を有するロケーションに挿入することに
より、それぞれ前記処理されるべきコンテナを表わす再
構成多重伝送単位を構成し、且つそれを同じ長さのセク
ションに細分化された再構成フレーム内に多重伝送する
手段とを含んでおり、前記順位が、フレームセクション
を通して及びフレームを通して不変であり、再構成フレ
ームセクションの同じ順位のロケーションの組の各々が
、最大で1つの再構成多重伝送単位に割当てられるイン
ターフェース。 - 【請求項2】 再構成フレームセクション毎の同じ再
構成多重伝送装置に割当てられたロケーションの数が、
非再構成フレーム内の対応する多重伝送装置に割当てら
れたロケーションの数を再構成フレームセクションの数
で除算した数に等しい請求項1に記載のインターフェー
ス。 - 【請求項3】 所与の階層レベルの処理されるべきコ
ンテナを構成する信号を入力フレームから抽出する手段
が、該コンテナを構成する信号によって占有されている
入力フレームのロケーションを検出する手段を含んでお
り、前記検出手段がモジュロnのカウンタ(ここでnは
、より高い階層レベルのコンテナにおいて多重伝送され
たかまたは該レベルが最高の階層レベルであるならばこ
のレベルに多重伝送された所与のレベルのコンテナの数
を示す)の0からnの間の同じ値のカウント状態を検出
する手段を含んでおり、前記カウンタが、当該コンテナ
によって占有される入力フレームの最初のロケーション
を検出する手段によってゼロにリセットされ、当該レベ
ルが最高の階層レベルでないならばより高いレベルのコ
ンテナによって占有されている最初のロケーションに対
して特定の位置に、またはそうであるならばフレーム内
で特定の位置にある当該レベルの1つまたは複数のコン
テナの指標信号によって占有されているロケーションを
除き、当該レベルが最高の階層レベルでないならばより
高いレベルのコンテナを構成する信号によって、または
そうであるならばフレームを構成するがサービス信号に
割当てられていない信号によって占有されている入力フ
レームのロケーションを検出する手段によって増分され
、前記調整信号が、当該より高いレベルのコンテナが正
調整されるかまたは調整されないかに従って、正及び負
の調整信号にまたは正の調整信号に割当てられたものを
除き、正の調整信号及び負の調整信号を含んでおり、前
記コンテナが正調整されるかまたは調整されないかに従
って、該コンテナの正及び負の調整信号に、またはコン
テナの正の調整信号に割り当てられたロケーションにお
いて同じ値のカウント状態を検出する手段からのクロッ
ク信号をブロックする手段とを含む請求項1に記載のイ
ンターフェース。 - 【請求項4】 最高レベルのコンテナを構成する信号
によって占有されている入力フレームのロケーションを
検出する手段が、対応するより高いレベルのコンテナを
構成する信号を検出する手段と、最高レベルと当該より
高いレベルとの間の種々のレベルの対応するコンテナを
構成する信号を検出する手段とを含んでおり、それぞれ
より高いレベルのコンテナにおいて前記各手段が、より
高いレベルのコンテナ内のコンテナを構成する信号によ
って占有されているロケーションを検出する手段を含ん
でおり、前記検出手段が、モジュロnのカウンタ(ここ
でnは、より高い階層レベルのコンテナ内に多重伝送さ
れたかまたは該レベルが最高の階層レベルであるならば
当該レベルで多重伝送された所与のレベルのコンテナの
数を示す)の0からnの間の同じ値のカウント状態を検
出する手段を含んでおり、前記カウンタが、当該コンテ
ナによって占有される入力フレームの最初のロケーショ
ンを検出する手段によってゼロにリセットされ、当該レ
ベルが最高の階層レベルでないならばより高いレベルの
コンテナによって占有されている最初のロケーションに
対して特定の位置に、またはそうであるならばフレーム
内で特定の位置にある当該レベルの1つまたは複数のコ
ンテナの指標信号によって占有されるロケーションを除
き、当該レベルが最高の階層レベルでないならばより高
いレベルのコンテナを構成する信号によって、またはそ
うであるならばフレームを構成するがサービス信号に割
当てられていない信号によって占有されている入力フレ
ームのロケーションを検出する手段によって増分され、
前記調整信号が、当該より高いレベルのコンテナが正調
整されるかまたは調整されないかに従って、正及び負の
調整信号にまたは正の調整信号に割当てられたものを除
き、正の調整信号及び負の調整信号を含んでおり、前記
コンテナが正調整されるかまたは調整されないかに従っ
て、該コンテナの正及び負の調整信号に、またはコンテ
ナの正の調整信号に割当てられたロケーションにおいて
同じ値のカウント状態を検出する手段からのクロック信
号をブロックする手段とを含む請求項3に記載のインタ
ーフェース。 - 【請求項5】 任意のレベルNiのコンテナによって
占有されている最初のロケーションが、もしレベルNi
が最高の階層レベルでないならばより高いレベルNi+
1のコンテナによって占有されている前記最初のロケー
ションに対する特定の位置に、またはそうであるならば
フレーム内の特定の位置にある前記コンテナの指標信号
によって示され、前記特定の位置が、レベルNiが最高
の階層レベルでないならばレベルNi+1のコンテナに
よって占有されている最初の位置に対して特定の位置に
、またはそうであるならばフレーム内にある基準位置に
対するずれによって規定されており、レベルNiのコン
テナによって占有されている最初のロケーションを検出
する手段が、前記基準位置の検出の際にゼロにリセット
され且つ、もしレベルNiが最高の階層レベルでないな
らばレベルNi+1のコンテナを構成する信号によって
占有されているロケーションn個毎に、またはそうであ
るならば入力フレーム内のサービス信号に割当てられて
いない全てのロケーションに対して増分されるカウンタ
と、前記カウンタからの連続値を当該コンテナの指標信
号の値と比較し、一致した場合には検出が有効となる比
較器とを含む請求項3に記載のインターフェース。 - 【請求項6】 入力フレームから抽出されるタイミン
グレートで既に書込まれている処理されるべきコンテナ
を構成する信号が、それらが再構成フレーム内に挿入さ
れるタイミングレートで読取られるバッファと、処理さ
れるべき各コンテナに対して、前記フレームを形成する
際に前記コンテナに割当てられたバッファの読取り及び
書込みのタイミングレートを比較し、次の再構成フレー
ムのための処理されるべきコンテナの調整信号を決定す
ることにより再構成フレームのための調整/無調整要求
を生成する手段とを含む請求項1に記載のインターフェ
ース。 - 【請求項7】 所与の再構成フレーム内に挿入される
べき指標信号の値が、前記先行フレームを形成する際に
正もしくは負の調整要求または無調整要求が検出された
かに従って、先行の再構成フレームを形成する際に実測
された指標値に値“1”または値“0”を加えるかまた
は前記指標値から値“1”または“0”を減算すること
により得られる請求項6に記載のインターフェース。 - 【請求項8】 先行の再構成フレームにおいて実測さ
れた指標の値が、バッファ内に格納されている処理され
るべきコンテナを構成する各信号に、該信号に対して前
記コンテナの最初の信号かどうかを示すマーク信号を加
え、前記コンテナを構成する信号を再構成フレームに挿
入するタイミングレートで増分されるカウンタを使用し
、前記カウンタが、対応するバッファの出力においてマ
ーク信号を検出したときに停止され、次いで前記カウン
タが達した値が、要求される指標値を構成することによ
り得られる請求項7に記載のインターフェース。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9000991A FR2657741B1 (fr) | 1990-01-29 | 1990-01-29 | Interface de restructuration de trames pour trains numeriques multiplexes par multiplexage temporel d'affluents numeriques a differents debits. |
FR9000991 | 1990-01-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04227349A true JPH04227349A (ja) | 1992-08-17 |
JPH084255B2 JPH084255B2 (ja) | 1996-01-17 |
Family
ID=9393177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3094659A Expired - Fee Related JPH084255B2 (ja) | 1990-01-29 | 1991-01-29 | 種々のビットレートで時分割多重伝送ディジタル従属局によって多重伝送されるディジタルビットストリームのためのフレーム再構成インターフェース |
Country Status (11)
Country | Link |
---|---|
US (1) | US5210745A (ja) |
EP (1) | EP0440128B1 (ja) |
JP (1) | JPH084255B2 (ja) |
CN (1) | CN1030743C (ja) |
AT (1) | ATE120060T1 (ja) |
AU (1) | AU641719B2 (ja) |
CA (1) | CA2035112C (ja) |
DE (1) | DE69108068T2 (ja) |
ES (1) | ES2071130T3 (ja) |
FR (1) | FR2657741B1 (ja) |
RU (1) | RU2112320C1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960020529A (ko) * | 1994-11-01 | 1996-06-17 | 스티븐 알. 바쏠로뮤 | 다중 매체 통신 시스템용 비디오 전송율 정합 기법 및 장치 |
JP2005516530A (ja) * | 2002-01-31 | 2005-06-02 | マルコニ コミュニケイションズ ソシエタ ペル アチオニ | 通信システム |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4104238A1 (de) * | 1991-02-12 | 1992-08-13 | Siemens Ag | Verfahren zum empfang und zur abgabe von rahmenkoepfen von und fuer stm-1-signale in einem rahmenkopf-server eines netzknotens |
JPH05160825A (ja) * | 1991-12-03 | 1993-06-25 | Fujitsu Ltd | 同期回路 |
DE4205238C1 (ja) * | 1992-02-21 | 1993-01-07 | Wandel & Goltermann Gmbh & Co, 7412 Eningen, De | |
US5315594A (en) * | 1992-03-02 | 1994-05-24 | Alcatel Network Systems, Inc. | Inter-network transport element of sonet overhead |
US5365518A (en) * | 1992-03-02 | 1994-11-15 | Alcatel Network Systems, Inc. | Sonet overhead server |
US5872780A (en) * | 1992-05-21 | 1999-02-16 | Alcatel Network Systems, Inc. | Sonet data transfer protocol between facility interfaces and cross-connect |
US5461618A (en) * | 1992-06-30 | 1995-10-24 | Industrial Technology Research Institute | Adapter for transmission lines using HDLC frames |
EP0578315A1 (de) * | 1992-07-09 | 1994-01-12 | Philips Patentverwaltung GmbH | Synchrones Übertragungssystem |
US5784377A (en) | 1993-03-09 | 1998-07-21 | Hubbell Incorporated | Integrated digital loop carrier system with virtual tributary mapper circuit |
JP2810617B2 (ja) * | 1993-06-23 | 1998-10-15 | 株式会社三協精機製作所 | 多重シリアル信号の伝送方法 |
US5457691A (en) * | 1993-12-16 | 1995-10-10 | At&T Corp. | Method and apparatus for intrasystem communication links in a transmission system using synchronous data hierarchy |
DE4415225C2 (de) * | 1994-04-27 | 2001-10-11 | Uwe Doelzer | Digitales Übertragungssystem für Basisanschlüsse |
US5473611A (en) * | 1994-06-03 | 1995-12-05 | Transwitch Corporation | Apparatus and method for limiting jitter caused by pointer movement while mapping one telecommunications signal into another such signal |
US5535218A (en) * | 1994-06-03 | 1996-07-09 | Transwitch Corporation | Apparatus and method for limiting jitter in a telecommunications signal which is being mapped in another such signal by temporarily suspending measurement of available data |
CA2191849A1 (en) * | 1994-06-03 | 1995-12-14 | Tat K. Ng | Apparatus and method for limiting jitter in a telecommunications signal |
US5528598A (en) * | 1994-06-03 | 1996-06-18 | Transwitch Corporation | Apparatus and method for limiting jitter in a telecommunications signal |
US5872645A (en) * | 1994-07-07 | 1999-02-16 | Gpt Limited | Telecommunications network |
US5579323A (en) * | 1994-07-22 | 1996-11-26 | Alcatel Network Systems, Inc. | Virtual tributary/tributary unit transport method and apparatus |
DE19627728A1 (de) | 1996-07-10 | 1998-01-15 | Sel Alcatel Ag | Netzelement und Ein-/Ausgabeeinheit für ein synchrones Übertragungssystem |
US6891862B1 (en) * | 1999-04-26 | 2005-05-10 | Nortel Networks Limited | Multiplex hierarchy for high capacity transport systems |
PT1114528E (pt) * | 1999-07-08 | 2006-08-31 | Samsung Electronics Co Ltd | Equipamento e metodo destinado a controlar um desmultiplexador e um multiplexador utilizados na adptacao de taxas de transmissao num sistema de comunicacoes moveis |
SE517859C2 (sv) * | 1999-10-21 | 2002-07-23 | Ericsson Telefon Ab L M | Dynamisk allokering av dataströmmar i ramar representerad av rambeskrivande index |
US6870860B1 (en) * | 2000-04-19 | 2005-03-22 | Ciena Corporation | Semi-transparent time division multiplexer/demultiplexer |
US6829717B1 (en) * | 2000-08-24 | 2004-12-07 | Nortel Networks Limited | Method and apparatus for generating timing information |
US7016378B1 (en) | 2001-01-26 | 2006-03-21 | Ciena Corporation | Method and system for automatically provisioning an overhead byte |
ITMI20020337A1 (it) * | 2002-02-20 | 2003-08-20 | Guido Porta | Metodo di trasporto ferroviario ed apparecchiatura per il carico e loscarico dei convogli |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3961139A (en) * | 1975-05-14 | 1976-06-01 | International Business Machines Corporation | Time division multiplexed loop communication system with dynamic allocation of channels |
US4435803A (en) * | 1980-03-31 | 1984-03-06 | International Telephone And Telegraph Corporation | Analog subscriber/trunk module with shared ringing source and ring-trip |
IT1151019B (it) * | 1980-06-30 | 1986-12-17 | Sits Soc It Telecom Siemens | Circuito di temporizzazione per la ricezione di segnali pcm |
US4397017A (en) * | 1981-03-02 | 1983-08-02 | Nippon Electric Co., Ltd. | Stuff synchronization device with reduced sampling jitter |
EP0085820B1 (fr) * | 1982-02-09 | 1985-11-21 | International Business Machines Corporation | Procédé de transmission numérique multi-vitesses et dispositif de mise en oeuvre dudit procédé |
US4608684A (en) * | 1984-03-26 | 1986-08-26 | Itt Corporation | Digital switching systems employing multi-channel frame association apparatus |
CA1232693A (en) * | 1985-09-05 | 1988-02-09 | Alan F. Graves | Network multiplex structure |
DE3769827D1 (de) * | 1986-04-14 | 1991-06-13 | Siemens Ag | Demultiplexstufe eines digitalsignal-uebertragungsgeraetes. |
US4910731A (en) * | 1987-07-15 | 1990-03-20 | Hitachi, Ltd. | Switching system and method of construction thereof |
US4893306A (en) * | 1987-11-10 | 1990-01-09 | Bell Communications Research, Inc. | Method and apparatus for multiplexing circuit and packet traffic |
US4975908A (en) * | 1987-12-15 | 1990-12-04 | Siemens Aktiengesellschaft | Basic pulse frame and method for a digital signal multiplex hierarchy |
US5018142A (en) * | 1988-03-04 | 1991-05-21 | Digital Equipment Corporation | Technique for organizing and coding serial binary data from a plurality of data lines for transmission over a single transmission line |
DE3883519T2 (de) * | 1988-03-08 | 1994-03-17 | Ibm | Verfahren und Einrichtung zur Sprachkodierung mit mehreren Datenraten. |
-
1990
- 1990-01-29 FR FR9000991A patent/FR2657741B1/fr not_active Expired - Fee Related
-
1991
- 1991-01-25 AU AU69988/91A patent/AU641719B2/en not_active Expired
- 1991-01-25 US US07/647,628 patent/US5210745A/en not_active Expired - Lifetime
- 1991-01-28 ES ES91101055T patent/ES2071130T3/es not_active Expired - Lifetime
- 1991-01-28 AT AT91101055T patent/ATE120060T1/de not_active IP Right Cessation
- 1991-01-28 CA CA002035112A patent/CA2035112C/fr not_active Expired - Lifetime
- 1991-01-28 EP EP91101055A patent/EP0440128B1/fr not_active Expired - Lifetime
- 1991-01-28 RU SU4894458A patent/RU2112320C1/ru active
- 1991-01-28 DE DE69108068T patent/DE69108068T2/de not_active Expired - Lifetime
- 1991-01-29 CN CN91100517A patent/CN1030743C/zh not_active Expired - Fee Related
- 1991-01-29 JP JP3094659A patent/JPH084255B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960020529A (ko) * | 1994-11-01 | 1996-06-17 | 스티븐 알. 바쏠로뮤 | 다중 매체 통신 시스템용 비디오 전송율 정합 기법 및 장치 |
JP2005516530A (ja) * | 2002-01-31 | 2005-06-02 | マルコニ コミュニケイションズ ソシエタ ペル アチオニ | 通信システム |
US7804853B2 (en) | 2002-01-31 | 2010-09-28 | Ericsson Ab | Communications system |
Also Published As
Publication number | Publication date |
---|---|
JPH084255B2 (ja) | 1996-01-17 |
ATE120060T1 (de) | 1995-04-15 |
CN1053871A (zh) | 1991-08-14 |
EP0440128A1 (fr) | 1991-08-07 |
CN1030743C (zh) | 1996-01-17 |
CA2035112C (fr) | 1994-08-16 |
AU6998891A (en) | 1991-08-01 |
FR2657741A1 (fr) | 1991-08-02 |
CA2035112A1 (fr) | 1991-07-30 |
RU2112320C1 (ru) | 1998-05-27 |
AU641719B2 (en) | 1993-09-30 |
DE69108068T2 (de) | 1995-07-20 |
US5210745A (en) | 1993-05-11 |
DE69108068D1 (de) | 1995-04-20 |
EP0440128B1 (fr) | 1995-03-15 |
FR2657741B1 (fr) | 1992-04-03 |
ES2071130T3 (es) | 1995-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04227349A (ja) | 種々のビットレートで時分割多重伝送ディジタル従属局によって多重伝送されるディジタルビットストリームのためのフレーム再構成インターフェース | |
EP0436293B1 (en) | Inverse multiplexer and demultiplexer techniques | |
EP1585243B1 (en) | Method of and apparatus for demultiplexing digital signal streams | |
EP0437197A2 (en) | Digital cross connection apparatus | |
US5978377A (en) | STM-based ATM cell physical layer processing circuit | |
US5168494A (en) | Method for transmitting a digital broadband signal in a tributary unit concatenation via a network of a synchronous digital multiplex hierarchy | |
US5265090A (en) | Switching element for cross-connect equipment for digital bit streams multiplexed by time-division multiplexing digital tributaries with different bit rates | |
CA1229184A (en) | Frame arrangement for multiplexing a plurality of subchannels onto a fixed rate channel | |
US7177314B2 (en) | Transmit virtual concatenation processor | |
EP0353737A2 (en) | Complex multiplexer/demultiplexer apparatus | |
EP0529012A1 (en) | DATA SYNCHRONIZATION METHOD AND CIRCUIT. | |
JPH05183530A (ja) | 同期ペイロードポインタ処理方式 | |
US6188685B1 (en) | Synchronous digital transmission system | |
CA1331639C (en) | Process for coupling and uncoupling signals into and out of the sub-areas of supplementary signals of transport modules of a synchronous digital signal hierarchy | |
EP0525770B1 (en) | Method and apparatus for renewing AU-4 and TU-3 pointers of synchronous digital hierarchy | |
US5267236A (en) | Asynchronous parallel data formatter | |
US4538286A (en) | Data rate conversion and supervisory bit insertion in a data system | |
US4967410A (en) | Method of multiplexing digital signals and apparatus therefor | |
US5287360A (en) | Device for inserting information bits into a specific frame structure | |
US4669080A (en) | Synchronizing circuit in a plesiochronous digital signal multiplexer | |
EP0548649B1 (en) | Parallel DS3 AIS/Idle code generator | |
DE3230943C2 (ja) | ||
US7031351B2 (en) | Serial data mapping apparatus for synchronous digital hierarchy | |
JPH04211535A (ja) | 特定フレーム構造体への情報ビットの挿入装置 | |
JPH05199199A (ja) | スタッフ同期制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080117 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090117 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100117 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110117 Year of fee payment: 15 |
|
LAPS | Cancellation because of no payment of annual fees |