RU2089044C9

RU2089044C9 - Code-to-time-modulated-signal converter

Info

Publication number: RU2089044C9
Application number: RU0094025657A
Authority: RU
Inventors: Владимир Федорович Кукушкин
Original assignee: Владимир Федорович Кукушкин
Priority date: 1994-07-08
Filing date: 1994-07-08
Publication date: 2019-04-19
Also published as: RU2089044C1; RU94025657A

Abstract

FIELD: digital-to-analog converters including those having high output power level. SUBSTANCE: converter has n-bit register to receive and store converted code, n-bit counter with clock input bus, and code comparison unit wherein major energy-carrying frequencies of obtained signal spectrum at constant clock frequency are increased due to introduction of m AND gates, m-input OR gate, AND gate, and OR gate. At same clock frequency, converter provides for 16-fold increase in fundamental frequency and at least 80-fold decrease in low-frequency component amplitude. EFFECT: increased spectrum major frequencies of time-modulated signal obtained and reduced amplitude of low-frequency spectrum components thereby improving signal filtering conditions. 2 dwg

Description

Изобретение относится к технике преобразования цифровых величин в аналоговые и может быть применено в цифро-аналоговых преобразователях (ЦАП), в том числе и со значительным уровнем выходной мощности.The invention relates to a technique for converting digital values to analog and can be applied in digital-to-analog converters (DAC), including with a significant level of output power.

Известны преобразователи кода в сигнал с временной модуляцией, основанные на использовании импульса фиксированной (эталонной) длительности и изменении периода следования получаемых выходных импульсов в соответствии с заданным кодом [1], называемые иногда преобразователями с частотно-импульсной модуляцией.There are known code-to-signal converters with a time-modulated signal, based on the use of a pulse of a fixed (reference) duration and a change in the repetition period of the output output pulses in accordance with a given code [1], sometimes called frequency-pulse modulated converters.

Основным недостатком таких преобразователей является трудность получения значительного коэффициента заполнения импульсов при высоком разрешении в случае использования фиксированной тактовой сетки возможных переходов выходного сигнала с одного на другой двоичный уровень.The main disadvantage of such converters is the difficulty of obtaining a significant pulse filling rate at high resolution in the case of using a fixed clock grid of possible transitions of the output signal from one to another binary level.

Известны и преобразователи кода в сигнал с временной модуляцией, основанные на использовании m последовательностей сигналов с так называемой широтно-импульсной модуляцией (ШИМ) со сдвигом каждой последовательности на величину T/m относительно импульсов другой последовательности, где T период следования импульсов ШИМ, а m число импульсных последовательностей [2], обеспечивающие уменьшение ошибок ЦАП за счет усложнения их аппаратурной реализации. Этот недостаток существенно усугубляется при попытках снизить динамическую погрешность преобразователя [3].There are also known code-to-signal converters with time modulation, based on the use of m signal sequences with the so-called pulse-width modulation (PWM) with each sequence shifted by T / m relative to the pulses of another sequence, where T is the pulse repetition period of PWM, and m pulse sequences [2], providing a reduction in DAC errors due to the complexity of their hardware implementation. This disadvantage is significantly aggravated when trying to reduce the dynamic error of the converter [3].

Наиболее близким по технической сущности к данному преобразователю является принятый в качестве прототипа преобразователь кода в сигнал с временной модуляцией, содержащий n-разрядный регистр для приема и хранения преобразуемого кода, n-разрядный счетчик с шиной входа тактовых импульсов и блок сравнения кодов, входы которого соединены с выходами регистра и счетчика соответственно [1].The closest in technical essence to this converter is a code-to-time-modulated signal-to-signal converter, which contains an n-bit register for receiving and storing a convertible code, an n-bit counter with a clock input bus, and a code comparison unit whose inputs are connected with the outputs of the register and counter, respectively [1].

В сущности это классический преобразователь кода в сигнал с ШИМ, главным достоинством которого является простота обеспечения высокой точности преобразования путем увеличения разрядности кода. А главный недостаток такого преобразователя относительно низкие основные частоты спектра получаемого сигнала (снижающиеся с увеличением разрядности кода), что ограничивает частотные характеристики ЦАПов и приводит к необходимости применения инерционных и громоздких фильтров или к необходимости применения элементов повышенного быстродействия в счетно-логической части ЦАПов для получения заданных частотных характеристик.In essence, this is a classic code-to-PWM signal converter, the main advantage of which is the simplicity of providing high conversion accuracy by increasing the code capacity. And the main drawback of such a converter is the relatively low main frequencies of the received signal spectrum (decreasing with increasing code width), which limits the frequency characteristics of DACs and leads to the need to use inertial and cumbersome filters or to the need for improved performance elements in the counting-logic part of DACs to obtain the specified frequency response.

Целью изобретения является повышение основных частот спектра получаемого сигнала с временной модуляцией и снижение амплитуд низкочастотных составляющих этого спектра.The aim of the invention is to increase the basic frequency spectrum of the received signal with time modulation and reduce the amplitudes of the low-frequency components of this spectrum.

Указанная цель достигается тем, что в преобразователь кода в сигнал с временной модуляцией, содержащий n-разрядный регистр для приема и хранения преобразуемого кода, n-разрядный счетчик с шиной входа тактовых импульсов и блок сравнения кодов, введены группа из m элементов И, m-входовой элемент ИЛИ, элемент И и элемент ИЛИ, выход которого является выходом преобразователя, а с соответствующими входами блока сравнения кодов соединены выходы (n m) старших разрядов n-разрядного регистра и (n m) младших разрядов n-разрядного счетчика, блок сравнения кодов имеет выходы соответственно равенства кодов и превышения кода (n m) старших разрядов регистра над кодом (n m) младших разрядов счетчика, последний из выходов соединен с одним из входов элемента ИЛИ, соединенного по другому входу с выходом элемента И, и один из входов которого соединен с выходом равенства кодов блока сравнения кодов, а другой с выходом m-входового элемента ИЛИ, входы которого соединены с выходами m элементов И группы соответственно, причем первый вход каждого i-го элемента И группы соединен с выходом i-го из младших разрядов n-разрядного регистра, последний вход каждого элемента И группы, кроме элемента, соединенного по первому входу с выходом младшего разряда регистра, соединен с выходом (n i+1) разряда n-разрядного счетчика, промежуточные входы с инверсными выходами более младших, начиная с (n i), из m старших разрядов n-разрядного счетчика, последний вход элемента И группы, первый вход которого соединен с выходом младшего разряда регистра, соединен или с выходом старшего разряда n-разрядного счетчика, или подключен к выходу источника импульсного сигнала с периодом, равным периоду сигнала на шине входа тактовых импульсов, с коэффициентом заполнения, равным 0,5, и синхронизированного с ними.This goal is achieved by the fact that a group of m elements And, m- are entered into the code converter to a time-modulated signal containing an n-bit register for receiving and storing the code to be converted, an n-bit counter with a clock input bus and a code comparison unit. input element OR, element AND and element OR, whose output is the output of the converter, and outputs (nm) of the high bits of the n-bit register and (nm) low bits of the n-bit counter are connected to the corresponding inputs of the code comparison block; Dov has outputs, respectively, of equality of codes and code excess (nm) of high bits of the register over code (nm) of low bits of the counter, the last of the outputs is connected to one of the inputs of the OR element connected via another input to the output of the AND element, and one of the inputs of which is connected with the output of the equality of the codes of the code comparison block, and the other with the output of the m-input element OR, whose inputs are connected to the outputs of the m elements of the AND group, respectively, the first input of each i-th element of the AND group connected to the output of the i-th of the lower-order n- bit register, the last input of each element And the group, except for the element connected to the first input with the output of the lower digit of the register, is connected to the output (n i + 1) of the n-bit counter, intermediate inputs with inverse outputs younger, starting with (ni ), of m most significant bits of an n-bit counter, the last input of an element of a group, the first input of which is connected to the low-order output of the register, is connected either to the output of the high-order n-bit counter, or connected to the output of a pulse signal source with a period avnym signal period at the clock input bus with a fill factor equal to 0.5, and synchronized with them.

Положительный эффект при этом достигается благодаря повышению основных частот спектра получаемого сигнала, максимальная амплитуда которых равна максимальной амплитуде сигналов в прототипе, по сравнению с прототипом, в 2^m раз, а максимальная амплитуда гармоники частоты f/2ⁿ (являющейся основной для прототипа), где f частота следования тактовых импульсов, снижается, по сравнению с прототипом, не менее чем в 2ⁿ/π; раз, из-за снижения глубины модуляции на этой частоте и предотвращения возможности увеличения ее при значениях m младших разрядов регистра, превышающих единицу младшего разряда.A positive effect is achieved due to the increase in the basic frequencies of the spectrum of the received signal, the maximum amplitude of which is equal to the maximum amplitude of the signals in the prototype, as compared to the prototype, 2 ^m times, and the maximum harmonic amplitude of the frequency f / 2 ⁿ (which is the main one for the prototype), where f the frequency of the clock, is reduced, compared with the prototype, not less than 2 ⁿ / π; times, due to a decrease in the modulation depth at this frequency and to prevent the possibility of increasing it at values of m low bits of the register exceeding one low-order bit.

На фиг. 1 приведена функциональная схема предлагаемого преобразователя кода в сигнал с временной модуляцией, содержащего n-разрядный регистр 1 для приема и хранения преобразуемого кода, n-разрядный счетчик 2 с шиной 3 входа тактовых импульсов и блок 4 сравнения кодов, а также вновь введенную группу из m элементов И 5, m-входовый элемент ИЛИ 6, элемент И 7 и элемент ИЛИ 8, выход которого является выходом преобразователя, а с соответствующими входами блока 4 сравнения кодов соединены выходы (n m) старших разрядов n-разрядного регистра 1 и (n m) младших разрядов n-разрядного счетчика 2, причем блок 4 сравнения кодов имеет выходы соответственно равенства кодов и превышения кода (n m) старших разрядов регистра 1 над кодом (n m) младших разрядов счетчика 2, последний из названных выходов соединен с одним из входов элемента ИЛИ 8, соединенного по другому входу с выходом элемента И 7, один из входов которого соединен с выходом равенства кодов блока 4 сравнения кодов, а другой - с выходом m-входового элемента ИЛИ 6, входы которого соединены с выходами m элементов И 5 группы соответственно, причем первый вход каждого i-го элемента И 5 группы соединен с выходом i-го из младших разрядов n-разрядного регистра 1, последний вход каждого элемента И 5 группы соединен с выходом (n i+1) разряда n-разрядного счетчика 2, а промежуточные входы с инверсными выходами более младших, начиная с (n i), из m старших разрядов n-разрядного счетчика 2.FIG. 1 shows a functional diagram of the proposed code-to-signal converter with a time modulation, containing n-bit register 1 for receiving and storing the code to be converted, an n-bit counter 2 with bus 3 clock inputs, and a code comparison unit 4, as well as a newly entered group of m elements AND 5, m-input element OR 6, element AND 7 and element OR 8, the output of which is the output of the converter, and outputs (nm) of the high bits of the n-bit register 1 and (nm) of the lower ones are connected to the corresponding inputs of the code comparison block 4 discharges n- bit counter 2, and the code comparison block 4 has outputs, respectively, of equality of codes and code excess (nm) of high bits of register 1 over code (nm) of low bits of counter 2, the last of these outputs is connected to one of the inputs of the OR 8 element, connected differently the input with the output of the element And 7, one of the inputs of which is connected to the output of equality of codes of block 4 comparison codes, and the other with the output of m-input element OR 6, the inputs of which are connected to the outputs of m elements And 5 groups, respectively, the first input of each i - About element 5 of the group is connected to the output of the i-th of the lower digits of the n-bit register 1, the last input of each element of group 5 is connected to the output (n i + 1) of the n-bit counter 2, and the intermediate inputs with inverse outputs are more the youngest ones, starting with (ni), out of m most significant digits of the n-bit counter 2.

Для определенности рисунка m принято равным 4.For definiteness, m is taken equal to 4.

На фиг.2 приведена диаграмма работы старших разрядов n-разрядного счетчика 2, начиная с (n m) разряда с переключением (счетом) по отрицательному фронту, номера разрядов счетчика указаны слева от соответствующих циклограмм.Figure 2 shows a diagram of the operation of the higher digits of the n-bit counter 2, starting with (n m) discharge with switching (counting) on the negative front, the numbers of the digits of the counter are indicated to the left of the corresponding cyclograms.

Работает преобразователь следующим образом:The converter works as follows:

n-разрядный регистр 1 принимает и хранит до очередного изменения n-разрядный преобразуемый код входного слова А, а n-разрядный счетчик 2 производит непрерывный счет импульсов, поступающих по шине 3 входа тактовых импульсов;The n-bit register 1 receives and stores, until the next change, the n-bit convertible code of the input word A, and the n-bit counter 2 produces a continuous counting of pulses coming in via the bus 3 of the clock inputs;

при нулевых значениях m-младших разрядов преобразуемого кода прохождение сигнала с выхода равенства кодов блока 4 сравнения кодов блокируется всеми элементами И 5 группы независимо от состояния старших разрядов n-разрядного счетчика 2 и преобразователь формирует классический сигнал с ШИМ с частотой f/2^n-m, действие которого в каждом цикле работы (n m) младших разрядов n-разрядного счетчика 2 начинается от момента переполнения этих (n - m) младших разрядов, т. е. от момента их перехода в "0" состояние, и заканчивается в момент начала периода счетного импульса, при котором код этих разрядов счетчика 2 становится равным коду (n m) старших разрядов n-разрядного регистра 1, т.е. когда код этих разрядов регистра 2 перестает быть большим, чем код сравниваемых разрядов счетчика 2;at zero values of m-lower digits of the converted code, the passage of the output of the equality of the codes of block 4 of the code comparison is blocked by all elements of group 5, regardless of the state of the high-order digits of the n-bit counter 2 and the converter generates a classic PWM signal with a frequency of f / 2 ^nm , which in each cycle of operation (nm) low-order digits of n-bit counter 2 starts from the moment of overflow of these (n - m) low-order digits, i.e. from the moment of their transition to the "0" state, and ends at the beginning of the counting period mpulsa, wherein the code bits of the counter 2 is equal to the code (nm) significant bits of n-bit register 1, i.e. when the code of these bits of register 2 ceases to be greater than the code of the compared bits of counter 2;

при нулевых значения (n m) старших разрядов преобразуемого кода нулевое значение (n m) старших разрядов регистра 1 ни в одном из счетных тактов не превышает значения кода (n m) младших разрядов n-разрядного счетчика 2, определяя нулевое состояние сигнала на выходе превышения блока 4 сравнения кодов, и лишь на выходе равенства кодов блока 4 сравнения кодов появляется сигнал в течение одного периода счетных импульсов, соответствующего нулевому состоянию (n m) младших разрядов n-разрядного счетчика, в каждом из циклов его работы, однако его прохождение на выход преобразователя определяется соотношением кодов m младших разрядов регистра 1 и m старших разрядов счетчика 2;at zero values (nm) of the highest bits of the code being converted, zero value (nm) of the high bits of register 1 does not exceed the code value (nm) of the low bits of the n-bit counter 2 in one of the counts, determining the zero state of the signal at the output of the excess of the comparison block 4 codes, and only at the output of equality of codes of block 4 of code comparison does a signal appear during one period of the counting pulses, corresponding to the zero state (nm) of the lower digits of the n-bit counter, in each of its cycles, but its passage the output transducer is given by m LSBs code register 1 and the m high order bits of the counter 2;

наклонной штриховкой на фиг. 2 отмечены временный циклы (n m) разряда счетчика, в которых имеет место, согласно фиг. 1, формирование указанных выше импульсов счетного периода (формируется разрешающий сигнал на выходе m-входового элемента ИЛИ 6) при наличии единицы в разрядах регистра, отмеченных в крайней правой колонке фиг. 2, а над циклограммой работы (n m) разряда счетчика указаны десятичные значения кодов m старших разрядов счетчика, образующих полный набор циклов работы (n m) разряда, соответствующий полному циклу работы n-разрядного счетчика 2, по этой штриховке видно, что помеченные штриховкой циклы работы (n m) младших разрядов n-разрядного счетчика 2 при наличии "1" в любом одном из m младших разрядов регистра нигде не перекрываются, а частота формирования указанных импульсов (частота следования штрихованных циклов) меняется в 2 раза при каждом перемещении "1" в соседний разряд регистра 1, что определяет режим частотно-импульсной модуляции при "1" лишь в одном из m младших разрядов регистра (при нулевых старших разрядах), а при наличии "1" в нескольких из m младших разрядов регистра 1 кодируемый коэффициент заполнения обеспечивается путем логического сложения сигналов m-входовым элементом ИЛИ 6, но уже с получением более общего (по сравнению с частотно-импульсным) режима число-импульсной модуляции с нарушением строгой равномерности (периодичности) следования импульсов;The oblique hatching in FIG. 2 shows the time cycles (n m) of the discharge of the counter, in which, according to FIG. 1, the formation of the above pulses of the counting period (the enabling signal is generated at the output of the m-input element OR 6) when there is one in the register bits marked in the extreme right column of FIG. 2, and over the sequence diagram (nm) of the counter discharge, the decimal values of the m bits of the high bits of the counter are indicated, which form the complete set of operation cycles (nm) of the discharge corresponding to the full cycle of operation of the n-bit counter 2, this hatching shows that the hatching marked work cycles (nm) low-order bits of the n-bit counter 2 in the presence of "1" in any one of the m low-order bits of the register do not overlap anywhere, and the frequency of formation of these pulses (the repetition rate of hatched cycles) changes 2 times with each movement of "1" in s the settled discharge of register 1, which determines the mode of frequency-pulse modulation with "1" only in one of the m low bits of the register (with zero high bits), and if there is a "1" in several of the m low bits of register 1, the encoded fill factor is provided by logical addition of signals by the m-input element OR 6, but already with obtaining a more general (compared to the frequency-pulse) mode of the number-pulse modulation with violation of the strict uniformity (periodicity) of the sequence of pulses;

при ненулевых значения m младших и (n m) старших разрядов n-разрядного регистра 1 кодируемый коэффициент заполнения, на основании изложенного, обеспечивается смешанным (комбинированным) режимом работы с ШИМ, но с увеличением длительности сигнала на один период следования счетных импульсов (на интервал, в котором коды (n m) младших разрядов счетчика 2 равны кодам (n m) старших разрядов регистра 1) в циклах работы (n m) младших разрядов счетчика 2, соответствующих кодам m младших разрядов регистра 1, отмеченных штриховкой на фиг. 2, для "1" значений соответствующих разрядов кода m младших разрядов регистра 1;with non-zero values of m lower and (nm) high-order digits of n-bit register 1, the encoded fill factor, based on the above, is provided by a mixed (combined) mode of operation with PWM, but with an increase in the signal duration by one repetition period of the counting pulses (by interval, where codes (nm) of low-order bits of counter 2 are equal to codes (nm) of high-order bits of register 1) in cycles (nm) of low-order digits of counter 2, corresponding to codes of low-order digits of register 1 marked with shading in FIG. 2, for "1", the values of the corresponding bits of the code m the lower bits of register 1;

кроме того, по штриховым пометкам видно, что при связях в преобразователе на фиг. 1 никогда не используется для формирования дополнительного импульса с длительностью, равной периоду следования счетных импульсов, "0" цикл работы (n m) младших разрядов счетчика 2, который сдвинут относительно помеченного штриховкой цикла работы (n m) младших разрядов счетчика 2 для "1" в младшем разряде регистра 1 ровно на половину периода работы n-разрядного счетчика 2, а это дает возможность практически полностью исключить из спектра получаемого сигнала гармонику f/2ⁿ, если последний вход элемента И 5 группы, первый вход которого соединен с выходом младшего разряда регистра 1 (правый крайний элемент И 5 для фиг. 1), подключить (вместо выхода старшего разряда счетчика 2) к выходу источника импульсного сигнала с периодом, равным периоду сигнала на шине входа тактовых импульсов с коэффициентом заполнения, равным 0,5, и синхронизированного с ними. В этом варианте преобразователя при "1" в младшем разряде регистра будет формироваться в режиме ЧИМ или удлиняться в режиме ШИМ дополнительный импульс не только в "2^m-1" цикле работы (n m) младших разрядов счетчика 2, а и в "0" цикле, но его длительность будет в 2 раза меньше в каждом из этих двух циклов, чем период счетных импульсов.In addition, it can be seen from the stroke marks that with the connections in the converter in FIG. 1 is never used to form an additional pulse with a duration equal to the repetition period of the counting pulses, the “0” operation cycle (nm) of the lower digits of counter 2, which is shifted relative to the low-order operation cycle (nm) of the lower digits of the counter 2 for “1” in the younger a discharge register 1 exactly half the period of the n-bit counter 2, and this makes it possible to almost completely eliminate from the spectrum of the resulting harmonic signal f / 2 ^n, if the last input aND gate group 5, the first input coupled to vyho ohm least significant register 1 (right extreme element And 5 for Fig. 1), connect (instead of the high order output of counter 2) to the output of the pulse source with a period equal to the period of the signal on the bus input clock pulses with a duty factor of 0.5 and synchronized with them. In this version of the converter, when "1" in the low-order digit of the register will be generated in the PFM mode or extended in the PWM mode, an additional pulse not only in the "2 ^m-1 " operation cycle (nm) of the lower digits of counter 2, but also in the "0" cycle but its duration will be 2 times less in each of these two cycles than the period of the counting pulses.

Разложение получаемого в преобразователе сигнала в ряд Фурье показывает, что, по сравнению с прототипом, для которого максимальная амплитуда сигнала равна

, где E перепад выходного сигнала, при частоте его f/2ⁿ, в предложенном преобразователе имеет место такой же по величине максимум амплитуды на частоте f/2^n-m=(f/2ⁿ)⋅2^m, т.е. на гораздо более высокой (в 2^m раз) частоте, а на частоте f/2ⁿ амплитуда по крайней мере в 2ⁿ/π раз меньше (при варианте реализации по фиг. 1). Не имеет особого смысла заниматься в рамках данного описания анализом более высоких гармоник, хотя и их подавление в предложенном преобразователе достаточно велико, так как эффективность их подавления фильтрами ЦАП растет, причем в ЦАП с мощным выходом (например, в регуляторах температуры чувствительных элементов гиростабилизированных платформ или во вторичных источниках питания с цифровым управлением) нагрузка, как правило, подключается через LC-фильтры, коэффициент подавления которых растет с ростом номеров гармоник пропорционально квадрату частоты, т.е. пропорционально квадрату гармоник.The decomposition of the signal received in the converter into a Fourier series shows that, compared with the prototype, for which the maximum signal amplitude is

where E is the differential of the output signal, at its frequency f / 2 ⁿ , in the proposed converter the same maximum amplitude takes place at the frequency f / 2 ^nm = (f / 2 ⁿ ) 2 ^m , i.e. at a much higher (2 ^m times) frequency, and at a frequency f / 2 ^{n, the} amplitude is at least 2 ⁿ / π times smaller (with the embodiment of FIG. 1). It does not make much sense to engage in the analysis of higher harmonics within this description, although their suppression in the proposed converter is quite large, since the efficiency of their suppression by DAC filters is increasing, and in a DAC with a powerful output (for example, in temperature regulators of sensitive elements of gyrostabilized platforms or in the secondary power supply with digital control, the load is usually connected through LC filters, the suppression ratio of which increases with the growth of harmonic numbers in proportion the square of the frequency, i.e. proportional to the square of the harmonics.

Например, при n 8 и m 4 в предложенном преобразователе, по сравнению с прототипом, при неизменной тактовой частоте обеспечивается при равной амплитуде увеличение частоты основной энергонесущей гармоники в 2^m 2⁴ 16 раз, а снижение амплитуды самой низкочастотной компоненты (частоты f/2ⁿ) не менее, чем в

раза, что обеспечивает возможность значительного облегчения фильтрации сигнала и миниатюризацию фильтров.For example, with n 8 and m 4 in the proposed converter, compared with the prototype, with a constant clock frequency, the amplitude of the main energy-carrying harmonic is increased by 2 ^m 2 ⁴ 16 times with equal amplitude, and the amplitude of the lowest frequency component decreases (frequencies f / 2 ⁿ ) not less than

times, which makes it possible to greatly facilitate signal filtering and filter miniaturization.

В этом и состоит технико-экономический эффект от реализации предлагаемого преобразователяThis is the technical and economic effect of the implementation of the proposed converter.

Claims

A code converter to a time-modulated signal containing an n-bit register for receiving and storing the code to be converted, an n-bit counter with a clock input bus, and a code comparison unit, characterized in that a group of m elements is entered into it, and m is input the OR element, the AND element and the OR element, whose output is the converter output, and the higher-order outputs of the n-bit register and nm of the lower digits of the n-bit counter are connected to the corresponding inputs of the code comparison block, the code comparison block has moves, respectively, equality of codes and exceeding the nm code of the upper bits of the register over the nm code and the other with the output of the m-input element OR, whose inputs are connected to the outputs of the m elements of the AND group, respectively, the first input of each i-th element of the AND group connected to the output of the i-th of the lower digits of the n-bit reg country, the last input of each element And the group, except for the element, the first input of which is connected to the output of the lower digit of the register, is connected to the output of the (n i + 1) -th digit of the n-bit counter, intermediate inputs with inverse outputs of the younger, starting with (ni ) -th of the m most significant bits of the n-bit counter, the last input of the element And group, the first input of which is connected to the low-order output of the n-bit register is connected to either the high-level output of the n-bit counter or connected to the output of the pulse source with a period, are equal m period of the signal on the bus input clock pulses with a fill factor of 0.5 and synchronized with them.