RU2076458C1

RU2076458C1 - Демодулятор сигналов с частотной манипуляцией

Info

Publication number: RU2076458C1
Application number: RU95103193A
Authority: RU
Inventors: В.Е. Мартиросов; А.П. Гуськов
Original assignee: Московский государственный авиационный институт (технический университет); Мартиросов Владимир Ервандович; Гуськов Андрей Петрович
Priority date: 1995-03-06
Filing date: 1995-03-06
Publication date: 1997-03-27
Also published as: RU95103193A

Abstract

Изобретение относится к радиоэлектронике, в частности к системам передачи дискретной информации, и может быть использовано для демодуляции сигналов с частотой манипуляцией. Технической задачей данного изобретения является повышение помехоустойчивости. Устройство обладает повышенной помехоустойчивостью за счет снижения уровня краевых искажений и искажений типа "преобладания". Первое достигается за счет использования дискриминационной характеристики с зоной нечувствительности и без гистерезиса, что позволяет уменьшить величину флюктуаций фронтов демодулированного сигнала, т.е. величину краевых искажений. Использование генератора тактовых импульсов, работающего на фиксированной частоте, и формирователя опорных сигналов, выполняющего функции подстраиваемого генератора системы ФАПЧ, позволяет снизить нестабильность частоты опорных колебаний, уменьшить случайную начальную частотную расстройку и, следовательно, уменьшить уровень искажений типа "преобладание". Демодулятор сигналов с частотной манипуляцией содержит формирователь импульсов, а также первый и второй логические элементы И, причем вход формирователя импульсов соединен со входом устройства, а первые входы первого и второго логических элементов И соединены вместе, первый и второй D-триггеры, логический элемент "исключающее ИЛИ", RS-триггер, генератор тактовых импульсов и формирователь опорных сигналов, причем входы D первого и второго D-триггеров соединены с выходом формирователя импульсов, первый вход логического элемента "исключающее ИЛИ" соединен с выходом первого D-триггера, второй вход логического элемента "исключающее ИЛИ" соединен с инверсным выходом второго D-триггера, первые входы первого и второго логических элементов И соединены с выходом логического элемента "исключающее ИЛИ", второй вход первого логического элемента "И" соединен с выходом первого D-триггера, второй вход второго логического элемента И соединен с инверсным выходом второго D-триггера, вход R RS-триггера соединен с выходом первого логического элемента И, вход S RS-триггера соединен с выходом второго логического элемента И, выход RS-триггера соединен с выходом устройства, первый вход формирователя опорных сигналов соединен с выходом первого D-триггера, второй вход формирователя опорных сигналов соединен с инверсным выходом второго D-триггера, тактовый вход формирователя опорных сигналов соединен с выходом генератора тактовых импульсов, а входы С первого и второго D-триггеров соединены соответственно с первым и вторым выходами формирователя опорных сигналов. Формирователь опорных сигналов содержит третий и четвертый D-триггеры, преобразователь кода, элемент задержки, счетчик и дешифратор, причем входы D третьего и четвертого D-триггеров соединены соответственно с первым и вторым входами формирователя опорных сигналов, тактовые входы третьего и четвертого D-триггеров и вход элемента задержки соединены с тактовым входом формирователя опорных сигналов, первый и второй входы преобразователя кода соединены соответственно с выходами третьего и четвертого D-триггеров, вход данных счетчика соединен с выходом преобразователя кода, тактовый вход счетчика соединен с выходом элемента задержки, вход разрешения записи счетчика соединен с выходом переполнения счетчика, вход дешифратора соединен с выходом данных счетчика, а первый и второй выходы дешифратора соединены соответственно с первым и вторым выходами формирователя опорных сигналов. 1 з. п. ф-лы, 2 ил.

Description

Изобретение относится к радиоэлектронике, в частности к системам передачи дискретной информации, и может быть использовано для демодуляции сигналов с частотной манипуляцией.

Известен демодулятор сигналов с частотной манипуляцией, содержащий усилитель-ограничитель, два полосовых фильтра, входы которых соединены с выходом усилителя-ограничителя, первый и второй амплитудные детекторы, входы которых соединены соответственно с выходами первого и второго полосовых фильтров и компаратор, входы которого соединены с выходами первого и второго амплитудных детекторов (Шварцман В. О. Емельянов Г. А. Теория передачи дискретной информации. М. Связь, 1979, с. 105). Нестабильность частот настройки первого и второго полосовых фильтров приводит к появлению искажений типа "преобладание" и, следовательно, к снижению помехоустойчивости.

Наиболее близким к изобретению является демодулятор сигналов с частотной манипуляцией, содержащий первый и второй формирователи импульсов, первый и второй логические элементы И, реверсивный счетчик, цифроаналоговый преобразователь (ЦАП), сумматор, подстраиваемый генератор и счетный триггер, причем вход первого формирователя импульсов соединен со входом устройства, первые входы первого и второго логических элементов И соединены с выходом первого формирователя импульсов, вторые входы первого и второго логических элементов И соединены соответственно с прямым и инверсным выходами счетного триггера, вход +1 реверсивного счетчика и первый вход второго формирователя импульсов, соединены с выходом первого логического элемента И, вход -1 реверсивного счетчика и второй вход второго формирователя импульсов соединены с выходом второго логического элемента И, вход цифроаналогового преобразователя соединен с выходом реверсивного счетчика, первый вход сумматора соединен с выходом цифроаналогового преобразователя, второй вход сумматора соединен с выходом второго формирователя импульсов, вход подстраиваемого генератора соединен c выходом сумматора, а вход счетного триггера соединен с выходом подстраиваемого генератора (Импульсные системы фазовой автоподстройки частоты /В. В. Григорьев, В. Н. Дроздов и др. Л. Энергоатомиздат, Ленинградское отделение, 1982, с. 78).

Известное устройство представляет собой систему фазовой автоподстройки частоты (ФВПЧ), работающую в режиме демодуляции сигнала с частотной манипуляцией.

Недостатком известного устройства является низкая помехоустойчивость, обусловленная повышенными уровнями краевых искажений и преобладаниями.

Повышенный уровень краевых искажений в известном устройстве обусловлен наличием гистерезиса его дискриминационной характеристики. Это приводит к возрастанию случайных флюктуаций фронтов демодулированных символов, т.е. к увеличению уровня краевых искажений.

Повышенный уровень искажений типа "преобладания" в известном устройстве обусловлен нестабильностью частоты опорного колебания, формируемого подстраиваемым генератором (ПГ). Нестабильность частоты опорного колебания приводит к наличию случайной начальной частотной расстройки и, следовательно, к искажениям типа "преобладание" (т.е. к неодинаковой длительности демодулированных символов 0 и 1). Указанная нестабильность частоты в известном устройстве обусловлена требованиями к полосе частот перестройки ПГ, которая ограничена снизу удвоенной девиацией частоты демодулируемого сигнала.

Техническая задача изобретения повышение помехоустойчивости.

Задача решается тем, что в демодулятор сигналов с частотной манипуляцией, содержащий формирователь импульсов, а также первый и второй логические элементы И, причем вход формирователя импульсов соединен со входом устройства, а первые входы первого и второго логических элементов И соединены вместе, введены первый и второй D-триггеры, логический элемент "исключающее ИЛИ", RS-триггер, генератор тактовых импульсов и формирователь опорных сигналов, причем входы D первого и второго D-триггеров соединены с выходом формирователя импульсов, первый вход логического элемента "исключающее ИЛИ" соединен с выходом первого D-триггера, второй вход логического элемента "исключающее ИЛИ" соединен с инверсным выходом второго D-триггера, первые входы первого и второго логических элементов И соединены с выходом логического элемента "исключающее ИЛИ", второй вход первого логического элемента "И" соединен с выходом первого D-триггера, второй вход второго логического элемента И соединенный с инверсным выходом второго D-триггера, вход R RS-триггера соединен с выходом первого логического элемента И вход S RS-триггера соединен с выходом логического элемента И, выход RS-триггера соединен с выходом устройства, первый вход формирователя опорных сигналов соединен с выходом первого D-триггера, второй вход формирователя опорных сигналов соединен с инверсным выходом второго D-триггера, тактовый вход формирователя опорных сигналов соединен с выходом генератора тактовых импульсов, а входы С первого и второго D-триггеров соединены соответственно с первым и вторым выходами формирователя опорных сигналов.

Формирователь опорных сигналов предлагаемого устройства содержит первый и четвертый D-триггеры, преобразователь кода, элемент задержки, счетчик и дешифратор, причем входы D третьего и четвертого D-триггеров соединены соответственно с первым и вторым входами формирователя опорных сигналов, тактовые входы третьего и четвертого D-триггеров и вход элемента задержки соединены с тактовым входом формирователя опорных сигналов, первый и второй входы преобразователя кода соединены соответственно с выходами третьего и четвертого D-триггеров, вход данных счетчика соединен с выходом преобразователя кода, тактовый вход счетчика соединен с выходом элемента задержки, вход разрешения записи счетчика соединен с выходом переполнения счетчика, вход дешифратора соединен с выходом данных счетчика, а первый и второй выходы дешифратора соединены соответственно с первым и вторым выходами формирователя опорных сигналов.

Введение в устройство первого и второго D-триггеров, выполняющих функции фазовых детекторов с прямоугольной характеристикой, логического элемента "исключающее ИЛИ", формирующего сигнал запрета записи в RS-триггер, RS-триггера, формирующего выходной сигнал демодулятора, позволяют создать дискриминационную характеристику фазового дискриминатора с зоной нечувствительности и без гистерезиса, что позволяет уменьшить величину флюктуаций фронтов (т. е. величину краевых искажений) демодулированного сигнала. Введение генератора тактовых импульсов и формирователя опорных сигналов, выполняющего функции подстраиваемого генератора системы фазовой автоподстройки частоты (ФАПЧ), позволяет снизить нестабильность частоты формируемых опорных колебаний, так как она определяется нестабильностью частоты генератора тактовых импульсов, работающего на фиксированной частоте. Таким образом, уменьшена случайная начальная расстройка и, следовательно, искажения типа "преобладание" (т.е. к неравенство длительностей демодулированных символов О и 1). Уменьшение краевых искажений и преобладаний приводит к повышению помехоустойчивости предлагаемого устройства по сравнению с прототипом.

На фиг. 1 изображена функциональная схема демодулятора сигналов с частотной манипуляцией; на фиг. 2 фазовый портрет, поясняющий работу устройства.

Демодулятор сигналов с частотной манипуляцией содержит формирователь импульсов 1, первый и второй D-триггеры 2 и 3, логический элемент "исключающее ИЛИ" 4, первый и второй логические элементы И 5 и 6, RS-триггер 7, генератор тактовых импульсов 8 и формирователь опорных сигналов (ФОС) 9, содержащий, в свою очередь, третий и четвертый D-триггеры 10 и 11, элемент задержки 12, преобразователь кода 13, счетчик 14 и дешифратор 15
Демодулятор сигналов с частотной манипуляцией относится к классу дискретных систем ФАПЧ и работает следующим образом. На вход устройства поступает сигнал с частотной манипуляцией. Формирователь импульсов 1 преобразует его в логический сигнал со скважностью Q 2. Фаза сформированного логического сигнала сравнивается с фазами двух опорных сигналов, генерируемых формирователем опорных сигналов 9. Сравнение осуществляется первым и вторым D-триггерами 2 и 3, каждый из которых выполняет функцию фазового детектора с релейной характеристикой. Выходные напряжения D-триггеров подаются на первый и второй входы формирователя опорных сигналов (ФОС) 9, выполняющего функцию подстраиваемого генератора системы ФАПЧ. ФОС 9 формирует две импульсные последовательности S₁(t) и s₂(t(), имеющие одинаковую частоту. Фазы импульсных последовательностей s₁(t) и s₂(t( отличаются на постоянную величину. При дальнейшем рассмотрении будем считать, что эта величина равна 2•ΔΦ, а фазы импульсных последовательностей s₁(t) и s₂(t) равны соответственно Φ₀(t)+ΔΦ и Φ₀(t)-ΔΦ, где Φ₀(t) фаза опорного сигнала (оценка фазы входного сигнала демодулятора). ФОС работает таким образом, что, в зависимости от разности фаз между входным и опорным сигналами, частота f_оп может принимать три значения.

Если разность фаз входного и опорного сигналов Φ(t)= Φ_c(t)-Φ₀(t), где Φ_c(t) фаза входного сигнала, находится в интервале [-ΔΦ, +ΔΦ],, то состояния D-триггеров 2 и 3 различны, и ФОС формирует импульсные последовательности s₁(t) и s₂(t) с частотой f_оп f_гти/N, где f_гти частота импульсов, генерируемых генератором тактовых импульсов (ГТИ), N коэффициент деления. Значение N выбрано так, что f_оп в рассматриваемом случае равна несущей частоте входного сигнала f_н.

Если Φ(t)= Φ_c(t)-Φ₀(t)<-ΔΦ,, то оба D-триггера 2 и 3 находятся в состоянии 0, и ФОС формирует импульсные последовательности s₁(t) и s₂(t) с частотой f_оп f_гти/(N-k). Величина k выбрана так, что f_оп+>f_н+Δf, а Δf - девиация частоты.

Если Φ(t)= Φ_c(t)-Φ_o(t)>+ΔΦ,, то оба D-триггера 2 и 3 находятся в состоянии "1" и ФОС формирует импульсные последовательности s₁(t) и s₂((t) с частотой f_оп- f_гти/(N + 1). Величина 1 выбрана так, что f_оп-< f_н-Δf..

Кроме того, величины k и 1 выбираются так, чтобы выполнялось приближенное равенство f_н-f_оп- f_оп+ f_н. Таким образом, предлагаемое устройство представляет собой систему фазовой автоподстройки частоты с фазовым портретом, приведенным на фиг. 2, где Δω_оп+=2π(f_оп+-f_н), Δω_оп-= 2π(f_н-f_оп), Δω=2π•Δf..

Из фиг. 2 следует, что при передаче символа 0, т.е. при f_оп+ > f_c > f_оп, где f_c текущая частота входного сигнала, система совершает колебания между точками А и В, т. е. фаза Φ₁(t) импульсной последовательности s₁(t), подаваемой на вход С D-триггера 2, колеблется около фазы входного сигнала Φ_c(t). На интервалах времени, когда Φ₁(t)<Φ_c(t) что соответствует выходу разности фаз входного и опорного сигналов Φ(t) за пределы интервала [-ΔΦ, +ΔΦ] (т.е. за пределы зоны нечувствительности), на выходе D-триггера 2 появляется уровень 1. Так как при этом на инверсном выходе D-триггера 3 присутствует уровень 0, то уровень 1 появляется на выходе логического элемента "исключающее ИЛИ 4", и RS-триггер 7 устанавливается в состояние 0. На интервалах времени, когда разность фаз входного и опорного сигналов Φ(t) не выходит за пределы интервала [-ΔΦ, +ΔΦ], состояния D-триггеров 2 и 3 одинаковы, и логический элемент "исключающее ИЛИ" 4 формирует уровень 0, запрещая изменение состояния RS-триггера 7. Таким образом, при приеме сигнала, соответствующего передаче символа 0, на выходе демодулятора формируется логический уровень 0, являющийся оценкой передаваемого символа.

Аналогично можно показать, что при f_оп > f_c > f_оп система совершает колебания между точками С и D фазового портрета, RS-триггер 7 устанавливается в состояние 1 и на выходе демодулятора формируется логический уровень 1, являющийся оценкой передаваемого символа.

Таким образом, предлагаемое устройство обладает повышенной по сравнению с прототипом помехоустойчивостью за счет снижения уровня краевых искажений и искажений типа "преобладания". Первое достигается за счет использования дискриминационной характеристики с зоной нечувствительности и без гистерезиса, что позволяет уменьшить величину флюктуаций фронтов демодулированного сигнала, т. е. величину краевых искажений. Использование генератора тактовых импульсов, работающего на фиксированной частоте, и формирователя опорных сигналов, выполняющего функции подстраиваемого генератора системы ФАПЧ, позволяет снизить нестабильность частоты опорных колебаний, уменьшить случайную начальную частотную расстройку и, следовательно, уменьшить уровень искажений типа "преобладание".

Claims

1. Демодулятор сигналов с частотной манипуляцией, содержащий формирователь импульсов, а также первый и второй логические элементы И, причем вход формирователя импульсов соединен с входом демодулятора, а первые входы первого и второго логических элементов И соединены вместе, отличающийся тем, что в него введены первый и второй D-триггеры, логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, RS-триггер, генератор тактовых импульсов и формирователь опорных сигналов, причем D-входы первого и второго D-триггеров соединены с выходом формирователя импульсов, первый вход логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с выходом первого D-триггера, второй вход логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с инверсным выходом второго D-триггера, первые входы первого и второго логических элементов И соединены с выходом логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход первого логического элемента И соединен с выходом первого D-триггера, второй вход второго логического элемента И с инверсным выходом второго D-триггера, R-вход RS-триггера соединен с выходом первого логического элемента И, S-вход с выходом второго логического элемента И, выход RS-триггера с выходом демодулятора, первый вход формирователя опорных сигналов соединен с выходом первого D-триггера, второй вход с инверсным выходом второго D-триггера, тактовый вход с выходом генератора тактовых импульсов, а C-входы первого и второго D-триггеров соединены соответственно с первым и вторым выходами формирователя опорных сигналов.

2. Демодулятор по п. 1, отличающийся тем, что формирователь опорных сигналов содержит третий и четвертый D-триггеры, преобразователь кода, элемент задержки, счетчик и дешифратор, причем D-входы третьего и четвертого D-триггеров соединены соответственно с первым и вторым входами формирователя опорных сигналов, тактовые входы третьего и четвертого D-триггеров и вход элемента задержки соединены с тактовым входом формирователя опорных сигналов, первый и второй входы преобразователя кода соответственно с выходами третьего и четвертого D-триггеров, вход данных счетчика с выходом преобразователя кода, тактовый вход счетчика с выходом элемента задержки, вход разрешения записи счетчика с выходом переполнения счетчика, вход дешифратора соединен с выходом данных счетчика, а первый и второй выходы дешифратора соответственно с первым и вторым выходами формирователя опорных сигналов.