RU2067788C1

RU2067788C1 - Extender of rectangular pulses

Info

Publication number: RU2067788C1
Application number: RU93047479A
Authority: RU
Inventors: Ю.Н. Ерофеев; В.К. Завадский
Original assignee: Государственный центральный научно-исследовательский радиотехнический институт
Priority date: 1993-09-30
Filing date: 1993-09-30
Publication date: 1996-10-10

Abstract

FIELD: pulse devices. SUBSTANCE: device has clock oscillator 1, accumulating counter 3, parallel code commutator 10, parallel code comparison gate 25, reverse counter 35, input terminal 44, NOR gate 40, output terminal 53. EFFECT: device extends duration of input pulses by given increment value. 3 dwg

Description

Изобретение относится к области импульсной техники. Устройство, выполненное в соответствии с предложенным техническим решением, может быть использовано для увеличения (расширения) длительности поступающих входных импульсов на заданную величину расширения, причем величина расширения может быть установлена как большей, так и меньшей длительности входного импульса с помощью управляющих кодов. The invention relates to the field of pulse technology. A device made in accordance with the proposed technical solution can be used to increase (expand) the duration of incoming input pulses by a predetermined expansion value, and the expansion value can be set to either a longer or shorter duration of the input pulse using control codes.

Расширение длительности прямоугольных импульсов является одной из актуальных и широко распространенных операций, выполняемых над сигналами в импульсных устройствах. Расширители прямоугольных импульсов известны. Одним из известных вариантов построения расширителя прямоугольных импульсов является устройство, описанное в статье: Л.Д.Арефьев, К.А.Кондратьев, В.И.Шупак. Устройство для трансформации длительности импульсов. "Обмен опытом в радиопромышленности", N 12, 1975, с.37, рис.2. Данное устройство далее будет рассматриваться в качестве устройства-аналога по отношению к предложенному. Устройство-аналог состоит из входного ключевого транзистора Т₁, интегрирующей RC-цепи, образованной коллекторным резистором R₂ каскада на транзисторе Т₁ и конденсатора С₁, и входного каскада на транзисторе Т₂, база которого соединена с коллектором транзистора T₁ и одним выводом конденсатора C₁. Эмиттер выходного транзистора T₂ cоединен с катодом стабилитрона (Д₂) и с одним выводом балластного резистора (R₅), другой вывод которого соединен с шиной источника питания.The extension of the duration of rectangular pulses is one of the relevant and widespread operations performed on signals in pulsed devices. Rectangular pulse expanders are known. One of the known options for constructing an expander of rectangular pulses is the device described in the article: L.D. Arefiev, K.A. Kondratiev, V.I. Shupak. Device for transforming pulse duration. "Exchange of experience in the radio industry", N 12, 1975, p. 37, Fig. 2. This device will be further considered as a device-analogue in relation to the proposed. An analog device consists of an input key transistor T ₁ , an integrating RC circuit formed by a collector resistor R _{2 of the} cascade on the transistor T ₁ and a capacitor C ₁ , and an input stage on the transistor T ₂ , the base of which is connected to the collector of the transistor T ₁ and one output capacitor C ₁ . The emitter of the output transistor T _{2 is} connected to the cathode of the zener diode (D ₂ ) and to one terminal of the ballast resistor (R ₅ ), the other terminal of which is connected to the bus of the power source.

Устройство-аналог работает следующим образом. The analog device works as follows.

При отсутствии входного импульса, т.е. при уровне логического нуля на входе расширителя, транзистор Т₁ заперт. Транзистор Т₂ включен за счет действия прямого (втекающего) тока базы, протекающего через резистор R₂ и базу транзистора от источника питания. Конденсатор С₁ заряжен до напряжения, равного сумме напряжения на включенном стабилизатроне Д₂ (величина этого напряжения равна V_ст) и напряжения отсечки входной характеристики транзистора Т₂, значение которого l_ОБ2 составляет доли вольта. Напряжение на коллекторе включенного транзистора Т₂ равно сумме напряжения V_ст и напряжения между коллектором и эмиттером включенного транзистора Т₂, которое равно V_КЭН2. Указанная сумма V_КЭН2+V_ст соответствует нижнему уровню выходного сигнала. Входной импульс длительностью τ_вх отпирает транзистор Т₁. На время τ_вх транзистор Т₁ оказывается включенным. При включении транзистора T₁ напряжение на базе T₂ понижается, и транзистор T₂ будет заперт напряжением V_ст, по-прежнему действующим на его эмиттере. За время τ_вх конденсатор C₁ быстро разряжается через коллекторную цепь включенного транзистора Т₁. Напряжение на коллекторе транзистора T₂ после запирания становится равным +Е, где Е напряжение источника питания. Напряжение +Е соответствует верхнему уровню выходного напряжения.In the absence of an input pulse, i.e. at a logic zero level at the input of the expander, the transistor T _{1 is} locked. The transistor T _{2 is} turned on due to the direct (flowing) current of the base flowing through the resistor R ₂ and the base of the transistor from the power source. The capacitor C ₁ is charged to a voltage equal to the sum of the voltage on the included _{Zener diode} D ₂ (the magnitude of this voltage is equal to V _st ) and the cutoff voltage of the input characteristic of the transistor T ₂ , the value of which l _OB2 is a fraction of a volt. The voltage at the collector of the turned on transistor T ₂ is equal to the sum of the voltage V _st and the voltage between the collector and the emitter of the turned on transistor T ₂ , which is equal to V _KEN2 . The indicated sum V _KEN2 + V _st corresponds to the lower level of the output signal. An input pulse of duration τ _in unlocks the transistor T ₁ . For a time τ _{I the} transistor T ₁ turns on. When the transistor T _{1 is} turned _{on, the} voltage at the base of T ₂ decreases, and the transistor T ₂ is locked by a voltage V _st , which is still acting on its emitter. During the time τ _{I, the} capacitor C _{1 is} quickly discharged through the collector circuit of the turned on transistor T ₁ . The voltage at the collector of the transistor T ₂ after locking becomes equal to + E, where E is the voltage of the power source. Voltage + E corresponds to the upper level of the output voltage.

После окончания входного импульса транзистор Т₁ снова запирается, однако транзистор Т₂ еще некоторое время будет заперт и на его коллекторе сохраняется верхний уровень выходного напряжения. Объясняется это наличием разряженного конденсатора С₁ в цепи базы T₂. Напряжение на конденсаторе C₁ скачком измениться не может. Конденсатор C₁ после запирания транзистора T₁ начинает заряжаться через резистор R₂ от источника питания +Е. Когда напряжение на конденсаторе С₁, а следовательно, и на базе транзистора T₂ повысится до значения V_ст+l_ОБ2, транзистор Т₂ включается и напряжение на его коллекторе понизится до нижнего уровня выходного сигнала. Высокий уровень напряжения на выходе устройства (т.е. на коллекторе транзистора Т₂) будет существовать в течение времени τ_вх+τ_p, где величина τ_p определяется временем заряда конденсатора C₁ до напряжения V_ст+l_ОБ2. Время существования верхнего логического уровня выходного напряжения соответствует длительности выходного импульса τ_вых. Длительность выходного импульса расширена по сравнению с длительностью входного на величину τ_p. Устройство-аналог, таким образом, выполняет функцию расширителя импульсов по длительности.After the end of the input pulse, the transistor T _{1 is} again closed, however, the transistor T ₂ will be closed for some time and the upper level of the output voltage is stored on its collector. This is explained by the presence of a discharged capacitor C ₁ in the base circuit T ₂ . The voltage across capacitor C ₁ cannot change stepwise. The capacitor C ₁ after locking the transistor T ₁ begins to be charged through the resistor R ₂ from the power source + E. When the voltage on the capacitor C ₁ , and therefore on the basis of the transistor T ₂ rises to the value of V _article + l _OB2 , the transistor T ₂ turns on and the voltage on its collector drops to the lower level of the output signal. A high voltage level at the output of the device (i.e., at the collector of the transistor T ₂ ) will exist for a time τ _in + τ _p , where τ _p is determined by the charge time of the capacitor C ₁ up to the voltage V _st + l _OB2 . The lifetime of the upper logical level of the output voltage corresponds to the output pulse duration τ _o . The duration of the output pulse is expanded in comparison with the duration of the input pulse by τ _p . The analog device, thus, performs the function of a pulse expander in duration.

Недостатками устройства-аналога являются:
высокий нижний уровень выходного сигнала. Он определяется напряжением стабилизации V_ст стабилитрона Д₂. Высокий нижний уровень выходного сигнала затрудняет сопряжение такого расширителя с другими импульсными каскадами, например с интегральными элементами, для которых уровень логического нуля обычно существенно ниже,
невозможность электронной, и в частности кодовой, регулировки величины расширения длительности τ_p (устройство-первый аналог никаких цепей внешнего управления значением расширения не содержит).The disadvantages of the analog device are:
high low output. It is determined by the stabilization voltage V _st Zener diode D ₂ . A high lower level of the output signal makes it difficult to pair such an expander with other pulse stages, for example, with integrated elements for which the logic zero level is usually significantly lower,
the impossibility of electronic, and in particular code, adjusting the magnitude of the extension of duration τ _p (the device is the first analogue does not contain any external control circuits of the extension value).

С широким внедрением цифровой техники в устройства формирования и обработки импульсных сигналов стали разрабатываться расширители импульсов на цифровых элементах. Одним из известных устройств, используемых для расширения временного интервала и выполненных на цифровых элементах, является устройство, приведенное в книге: Ю.Н.Ерофеев. Импульсные устройства. М. Высшая школа, 1989, с.475, рис.9.17, с.479. Данное устройство далее будет рассматриваться в качестве устройства-прототипа по отношению к предложенному. Устройство-прототип представляет собой реверсивный счетчик, имеющий отдельный вычитающий вход и инверсный выход обратного переноса, а также входы записи информации в разряды. With the widespread introduction of digital technology in devices for generating and processing pulsed signals, pulse expanders on digital elements began to be developed. One of the known devices used to extend the time interval and made on digital elements is the device shown in the book: Yu.N. Erofeev. Impulse devices. M. Higher School, 1989, p. 475, fig. 9.17, p. 479. This device will be further considered as a prototype device in relation to the proposed. The prototype device is a reversible counter having a separate subtracting input and an inverse output of the reverse transfer, as well as the inputs of recording information into bits.

Устройство-прототип работает следующим образом. На входы записи в разряды подается код числа, определяющего величину расширения (задержки). Входной импульс, воздействуя на вход разрешения записи в разряды реверсивного счетчика, вызывает запись указанного кода в разряды счетчика. После записи начинается считывание информации: тактовые импульсы, поступающие на вычитающий вход реверсивного счетчика, уменьшают записанное в нем число. Когда все разряды реверсивного счетчика обнулятся, на выходе обратного переноса вырабатывается импульс, определяющий значение полученной задержки (расширения). Величина задержки (расширения) зависит от установленного кода. The prototype device operates as follows. A code of a number determining the magnitude of the extension (delay) is supplied to the inputs of the recording in the digits. The input pulse, acting on the input enable recording in the bits of the reverse counter, causes the recording of the specified code in the bits of the counter. After recording, information reading begins: clock pulses supplied to the subtracting input of the reversing counter reduce the number recorded in it. When all the digits of the reversible counter are zeroed, an impulse is generated at the output of the reverse transfer, which determines the value of the received delay (expansion). The amount of delay (extension) depends on the installed code.

Устройство-прототип имеет ряд существенных недостатков:
величина расширения здесь не связана с длительностью поступившего входного импульса. Входной импульс любой длительности после воздействия на вход разрешения записи приведет к появлению одинаковой, с точностью до периода тактовых импульсов, величины расширения (задержки);
расширение импульса отображается в устройстве-прототипе в импульсной, а не в потенциальной форме в виде задержки короткого импульса относительно начала обратного счета. Расширенный сигнал в форме прямоугольного импульса в устройстве-прототипе не вырабатывается.The prototype device has a number of significant disadvantages:
the magnitude of the expansion here is not related to the duration of the incoming input pulse. An input pulse of any duration after exposure to the recording permission will lead to the appearance of the same (up to a period of clock pulses) expansion (delay) value;
the pulse extension is displayed in the prototype device in a pulse rather than a potential form in the form of a delay of a short pulse relative to the beginning of the countdown. An extended signal in the form of a rectangular pulse in the prototype device is not generated.

Задача, которая решается с помощью предложенного технического решения, состоит в расширении входного импульса априорно неизвестной длительности, лежащей в заданном диапазоне значений длительности, с обеспечением пропорциональности между длительностью поступившего входного импульса и величиной расширения и обеспечением возможности регулировки значения этой пропорциональности. The problem that is solved with the help of the proposed technical solution is to expand the input pulse of an a priori unknown duration lying in a given range of duration values, ensuring proportionality between the duration of the incoming input pulse and the magnitude of the expansion and making it possible to adjust the value of this proportionality.

Предполагается, что поступивший входной прямоугольный импульс имеет длительность τ_вх. Значение длительности τ_вх априорно неизвестно, однако предполагается, что она лежит в диапазоне значений от τ_вх.мин. до τ_{вх.макс.}. Выходной прямоугольный импульс должен быть синхронен входному и практически (с точностью до малых задержек в переключающих элементах) совпадать с ним по фронту. Длительность выходного импульса должна иметь значение τ_вых. Величина τ_вых определяется равенством τ_вых= τ_вх+τ_p, где τ_p значение расширения. Значение расширения должно быть пропорционально длительности поступившего импульса: τ_p= Kp•τ_вх, где К_р коэффициент пропорциональности. Величина К_р должна регулироваться с помощью управляющих кодов, воздействующих на устройство. При постоянстве кодов должно обеспечиваться равенство К_р=const. При этом подача управляющих кодов должна обеспечивать возможность изменения К_р и получения как К_р>1, так и К_р<1 в зависимости от установленных управляющих кодов. Поскольку τ_вых= τ_вх+τ_p= (1+Kp)τ_вх= Kτ_вх, где К=1+К_р, то предложенное устройство должно обеспечивать и пропорциональность между τ_вых и τ_вх с К>1.It is assumed that the input rectangular input pulse has a duration of τ _in . The value of the duration τ _{in is a} priori unknown, but it is assumed that it lies in the range of values from τ _in.min. up to τ I _max. . The output rectangular pulse should be synchronous to the input one and practically (up to small delays in the switching elements) coincide with it along the front. The duration of the output pulse must have a value of τ _o . The magnitude of τ is defined by τ _O _O _Rin = τ + τ _p, where τ _p expansion value. The expansion value should be proportional to the duration of the incoming pulse: τ _p = Kp • τ _in , where K _{p is} the proportionality coefficient. The value of K _p must be adjusted using control codes acting on the device. With the constancy of the codes should be ensured equality To _p = const. In this case, the supply of control codes should provide the ability to change K _p and obtain both K _p > 1 and K _p <1 depending on the established control codes. Since τ _out = τ _in + τ _p = (1 + Kp) τ _in = Kτ _in , where K = 1 + K _p , the proposed device should also provide proportionality between τ _out and τ _in with K> 1.

Cущность предложенного технического решения состоит в следующем. Управление задержкой предлагается осуществлять с помощью двух управляющих кодов: кода числа n, называемого "кодом задержки", и кода числа m, называемого "кодом измерения". Устанавливая разные n и m и изменяя их соотношения, получаем значения коэффициента пропорциональности К_р как меньше единицы, так и больше единицы. В устройстве расширения используется реверсивный счетчик, генератор тактовых импульсов и цифровые элементы, образующие делитель частоты с управляемым коэффициентом деления. Во время длительности входного импульса τ_вх частота тактовых импульсов делится в m раз, и период импульсов, полученных в процессе деления частоты, имеет значение m•T_o, где T_o период следования тактовых импульсов. С помощью этих импульсов, заполняющих интервал τ_вх, получается информация о длительности поступившего входного импульса ("измерение" длительности τ_вх). В промежутке между входными импульсами частота тактовых импульсов делится в n раз, и период следования импульсов, полученных в результате деления, равен n•T_o. Этими импульсами списывается информация о длительности τ_вх, полученная в реверсивном счетчике на интервале τ_вх. Когда все разряды счетчика будут обнулены (т.е. информация, имевшаяся в реверсивном счетчике, будет описана до нуля), вырабатывается сигнал обратного переноса, определяющий срез выходного прямоугольного импульса. Так как отсчитывается именно то число N, которое было записано за время τ_вх в реверсивный счетчик, значение τ_p будет всегда пропорционально τ_вх, а коэффициент пропорциональности К_р будет зависеть от соотношения между темпом записи и темпом описывания информации, т.е. от значений m и n.The essence of the proposed technical solution is as follows. It is proposed to control the delay using two control codes: a code of number n, called a "delay code", and a code of number m, called a "measurement code". By setting different n and m and changing their ratios, we obtain the values of the proportionality coefficient K _p both less than one and more than one. The expansion device uses a reversible counter, a clock and digital elements forming a frequency divider with a controlled division ratio. During the duration of the input pulse τ _{in, the} frequency of the clock pulses is divided by m times, and the period of the pulses received in the process of frequency division has the value m • T _o , where T _{o is the} period of repetition of clock pulses. Using these pulses filling the interval τ _in , information is obtained on the duration of the incoming input pulse (“measurement” of the duration τ _in ). In the interval between the input pulses, the frequency of the clock pulses is divided n times, and the repetition period of the pulses resulting from the division is equal to n • T _o . These pulses write off information on the duration τ _in received in the reversible counter on the interval τ _in . When all the bits of the counter are reset (i.e., the information available in the reverse counter will be described to zero), a reverse transfer signal is generated that determines the slice of the output rectangular pulse. Since it is precisely the number N that was recorded over the time τ _input to the reverse counter that is counted, the value of τ _p will always be proportional to τ _input , and the proportionality coefficient K _p will depend on the relationship between the recording rate and the rate of description of the information, i.e. from the values of m and n.

Существенными признаками предложенного устройства являются:
наличие в нем реверсивного счетчика, генератора тактовых импульсов, суммирующего счетчика, коммутатора параллельных кодов, элемента сравнения параллельных кодов и логического элемента ИЛИ-НЕ,
связь выходов разрядов выходного кода коммутатора параллельных кодов со входами разрядов второго числа элемента сравнения параллельных кодов, поразрядная связь выходов суммирующего счетчика со входами разрядов первого числа элемента сравнения параллельных кодов, связь одного входа логического элемента ИЛИ-НЕ с входной клеммой устройства и со входом переключения направления счета реверсивного счетчика и связь другого входа логического элемента ИЛИ-НЕ с инверсным выходом переноса реверсивного счетчика.The essential features of the proposed device are:
the presence in it of a reversible counter, a clock generator, a totalizing counter, a parallel code switch, an element for comparing parallel codes and an OR-NOT logical element,
the connection of the outputs of the bits of the output code of the switch of parallel codes with the inputs of the bits of the second number of the element of comparison of parallel codes, the bitwise connection of the outputs of the summing counter with the inputs of the bits of the first number of the element of comparison of parallel codes, the connection of one input of the logical element OR-NOT with the input terminal of the device and with the input of the switching direction counters of the reverse counter and the connection of the other input of the OR-NOT logical element with the inverse output of the transfer of the reverse counter.

Общими с прототипом признаками являются:
наличие реверсивного счетчика,
наличие и использование указанного реверсивного счетчика инверсного выхода обратного переноса,
наличие генератора тактовых импульсов.Common features with the prototype are:
the presence of a reversible counter,
the presence and use of the specified reverse counter inverse output reverse transfer,
the presence of a clock generator.

Отличительными признаками предложенного устройства от прототипа являются:
введение суммирующего счетчика, коммутатора параллельных кодов, элемента сравнения параллельных кодов и логического элемента ИЛИ-НЕ,
cвязь выхода генератора тактовых импульсов с динамическим входом синхронизации суммирующего счетчика, входа асинхронного сброса суммирующего счетчика с выходом элемента сравнения параллельных кодов и со входом синхронизации реверсивного счетчика, одного входа логического элемента ИЛИ-НЕ со входной клеммой и со входом переключения направления счета реверсивного счетчика, связь другого входа логического элемента ИЛИ-НЕ с инверсным выходом обратного переноса реверсивного счетчика, связь входов разрядов первого числа коммутатора параллельных кодов поразрядно с клеммами управляющего кода расширения, связь входов разрядов второго числа коммутатора параллельных кодов поразрядно с клеммами управляющего входа измерения, связь выходов разрядов выходного кода коммутатора параллельных кодов поразрядно со входами второго числа устройства сравнения параллельных кодов, связь выходов разрядов суммирующего счетчика поразрядно со входами разрядов первого числа устройство сравнения параллельных кодов.Distinctive features of the proposed device from the prototype are:
the introduction of a totalizing counter, a parallel code switch, an element for comparing parallel codes and an OR-NOT logical element,
connection of the output of the clock pulse generator with the dynamic synchronization input of the totalizing counter, the input of the asynchronous reset of the totalizing counter with the output of the parallel code comparison element and with the synchronization input of the reverse counter, one input of the OR-NOT logic element with the input terminal and with the input of switching the direction of the counting of the reversible counter, communication another input of a logical element OR-NOT with an inverse output of the reverse transfer of a reverse counter, communication of the inputs of the bits of the first number of the couple switch allele codes bitwise with the terminals of the control code of the extension, the connection of the inputs of the bits of the second number of the switch parallel codes bitwise with the terminals of the control input of the measurement, the connection of the outputs of the bits of the output code of the switch of the parallel codes bitwise with the inputs of the second number of the device for comparing the parallel codes, the connection of the outputs of the bits of the summing counter bitwise with the inputs bits of the first number is a device for comparing parallel codes.

Основной технический эффект от использования предложенного технического решения состоит в обеспечении пропорциональности между длительностью входного прямоугольного импульса, априорно неизвестной, и величиной расширения, причем коэффициент пропорциональности между полученным расширением и длительностью поступившего импульса может быть установлен как большим, так и меньшим единицы. The main technical effect of using the proposed technical solution is to ensure proportionality between the duration of the input rectangular pulse, a priori unknown, and the magnitude of the expansion, and the proportionality coefficient between the obtained expansion and the duration of the received pulse can be set to be either greater or less than unity.

Дополнительный технический эффект от использования предложенного технического решения состоит:
a) в возможности регулирования величины расширения (при сохранении установленного с помощью управляющих кодов значения коэффициента пропорциональности при изменениях длительности импульса τ_вх),
б) в обеспечении пропорциональности длительности выходного прямоугольного импульса и длительности входного,
в) в повышении технологичности изготовления устройства за счет использования единых для цифровых устройств методов изготовления и монтажа,
г) в повышении температурной стабильности и степени повторяемости параметров устройства за счет использования единой системы стабилизации периода тактовых импульсов и использования остальных элементов устройства цифрового типа, без дополнительных времязадающих или регулирующих цепей.An additional technical effect from the use of the proposed technical solution consists of:
a) the possibility of controlling the magnitude of the expansion (while maintaining the proportionality coefficient value established by means of control codes with changes in the pulse duration τ _in ),
b) in ensuring the proportionality of the duration of the output rectangular pulse and the duration of the input,
c) to increase the manufacturability of the device through the use of uniform methods for the manufacture and installation of digital devices,
d) to increase the temperature stability and the degree of repeatability of the device parameters through the use of a single system for stabilizing the period of clock pulses and the use of the remaining elements of the digital type device, without additional time-consuming or control circuits.

Для достижения указанного технического эффекта темп поступления импульсов, заполняющих интервал τ_вх при измерении длительности, и темп поступления импульсов, списывающих информацию из разрядов реверсивного счетчика после окончания входного импульса, регулируют с помощью подачи управляющих кодов (кода измерения и кода расширения), а длительность выходного импульса получают как сумму последовательно существующих интервалов времени - интервала τ_вх и интервала τ_p
Можно установить следующую причинно-следственную связь между возникающими процессами в предложенном устройстве при формировании выходного импульса: код измерения влияет на коэффициент деления частоты генератора тактовых импульсов на интервале τ_вх из-за чего при изменении этого кода будет изменяться темп поступления импульсов, заполняющих интервал τ_вх; код расширения влияет на коэффициент деления частоты генератора тактовых импульсов после окончания входного импульса на этапе расширения, из-за чего при изменении этого кода будет изменяться темп описания информации, записанной в реверсивном счетчике на интервале τ_вх; при постоянстве управляющих кодов обеспечивается постоянный коэффициент пропорциональности между расширением и длительностью импульсов. Если число m, отражаемое кодом измерения, меньше числа n, отражаемого кодом расширения, то коэффициент пропорциональности К_р меньше единицы. В противном случае К_р больше единицы. Использование элемента ИЛИ-НЕ, на один вход которого подается входной импульс, позволяет получить выходной импульс, синхронный входному и имеющему фронт, практически совпадающий с фронтом входного сигнала. Если пришел входной импульс, то сигнал на входной клемме принял значение логической единицы, а сигнал на выходе элемента ИЛИ-НЕ, являющимся выходом предложенного устройства, значение логического нуля. Т.к. предложенное устройство имеет инверсный выход (длительность выходного импульса соответствует логическому нулю на выходной клемме), то появление логического нуля на выходной клемме соответствует фронту выходного сигнала.To achieve the indicated technical effect, the rate of arrival of pulses filling the interval τ _in during measurement of the duration, and the rate of arrival of pulses writing off information from the bits of the reverse counter after the end of the input pulse is controlled by supplying control codes (measurement code and extension code), and the duration of the output pulse is obtained as the sum of successively existing time intervals - the interval τ _I and interval τ _p
You can establish the following causal relationship between the processes in the proposed device during the formation of the output pulse: the measurement code affects the frequency division coefficient of the clock pulse generator in the interval τ _in, due to which when this code changes, the rate of arrival of pulses filling the interval τ _in ; the expansion code affects the frequency division coefficient of the clock generator after the end of the input pulse at the expansion stage, because of which, when changing this code, the tempo of description of the information recorded in the reverse counter on the interval τ _in will change; with the constancy of control codes, a constant coefficient of proportionality between the extension and the duration of the pulses is provided. If the number m reflected by the measurement code is less than the number n reflected by the extension code, then the proportionality coefficient K _{p is} less than unity. Otherwise, K _{p is} greater than one. The use of the OR-NOT element, on one input of which an input pulse is supplied, allows to obtain an output pulse synchronous to the input and having a front that practically coincides with the front of the input signal. If an input pulse arrived, the signal at the input terminal took a value of a logical unit, and the signal at the output of an OR-NOT element, which is the output of the proposed device, is a logical zero value. Because the proposed device has an inverse output (the duration of the output pulse corresponds to a logical zero on the output terminal), then the appearance of a logical zero on the output terminal corresponds to the front of the output signal.

Дальнейшее изложение материала заявки будет производиться с использованием следующих иллюстраций:
фиг. 1 функциональная схема предложенного расширителя импульсов, фиг.2 - графики изменения напряжений в характерных точках предложенного устройства, фиг. 3 принципиальная электрическая схема устройства, использованная при его практической реализации.Further presentation of the application material will be made using the following illustrations:
FIG. 1 is a functional diagram of the proposed pulse expander, FIG. 2 is a graph of voltage changes at characteristic points of the proposed device, FIG. 3 is a circuit diagram of the device used in its practical implementation.

Предложенное устройство состоит из:
генератора тактовых импульсов 1, имеющего выход 2,
суммирующего счетчика 3, имеющего динамический вход синхронизации 4, вход асинхронного сброса 5, выход первого разряда 6, выход второго разряда 7, выход третьего разряда 8, выход четвертого (последнего) разряда 9,
коммутатора параллельных кодов 10, имеющего вход первого разряда первого числа 11, вход второго разряда первого числа 12, вход третьего разряда первого числа 13, вход четвертого (последнего) разряда первого числа 14, инверсный вход разрешения передачи кода первого числа 15, вход первого разряда второго числа 16, вход второго разряда второго числа 17, вход третьего разряда второго числа 18, вход четвертого (последнего) разряда второго числа 19, вход разрешения передачи кода второго числа 20, выход первого разряда выходного кода 21, выход второго разряда выходного кода 22, выход третьего разряда выходного кода 23 и выход четвертого (последнего) разряда выходного кода 24,
элемента сравнения параллельных кодов 25, имеющего вход первого разряда первого числа 26, вход второго разряда первого числа 27, вход третьего разряда первого числа 28, вход четвертого (последнего) разряда первого числа 29, вход первого разряда второго числа 30, вход второго разряда второго числа 31, вход третьего разряда второго числа 32, вход четвертого (последнего) разряда второго числа 33 и выход 34,
реверсивного счетчика 35, имеющего динамический вход синхронизации 36, вход переключения направления счета 37, вход асинхронного сброса 38 и инверсный выход переноса 39,
логического элемента ИЛИ-НЕ 40, имеющего один вход 41, другой вход 42 и инверсный выход 43,
входной клеммы 44,
первой клеммы управляющего кода расширения 45, второй клеммы управляющего кода расширения 46, третьей клеммы управляющего кода расширения 47, четвертой клеммы управляющего кода расширения 48,
первой клеммы управляющего кода измерения 49, второй клеммы управляющего кода измерения 50, третьей клеммы управляющего кода измерения 51, четвертой клеммы управляющего кода измерения 52,
выходной клеммы 53.The proposed device consists of:
a clock generator 1 having an output 2,
a totalizing counter 3 having a dynamic synchronization input 4, an asynchronous reset input 5, an output of the first discharge 6, an output of the second discharge 7, an output of the third discharge 8, an output of the fourth (last) discharge 9,
a parallel code switch 10 having an input of the first category of the first number 11, an input of the second category of the first number 12, an input of the third category of the first number 13, an input of the fourth (last) category of the first number 14, an inverse input of the permission to transmit the code of the first number 15, an input of the first category of the second 16, input of the second bit of the second number 17, input of the third bit of the second number 18, input of the fourth (last) bit of the second number 19, input for enabling the transmission of the code of the second number 20, output of the first bit of the output code 21, output of the second bit yhodnogo code 22, the output of the third output code discharge 23 and the fourth (last) output code discharge outlet 24,
an element for comparing parallel codes 25, having an input of the first category of the first number 26, an input of the second category of the first number 27, an input of the third category of the first number 28, an input of the fourth (last) category of the first number 29, an input of the first category of the second number 30, an input of the second category of the second number 31, the input of the third category of the second number 32, the input of the fourth (last) category of the second number 33 and output 34,
a reverse counter 35 having a dynamic synchronization input 36, an input for switching the direction of the count 37, an asynchronous reset input 38, and a transfer inverse output 39,
logical gate OR NOT 40 having one input 41, another input 42 and inverse output 43,
input terminal 44,
the first terminal of the expansion control code 45, the second terminal of the expansion control code 46, the third terminal of the expansion control code 47, the fourth terminal of the expansion control code 48,
the first terminal of the control code of the measurement 49, the second terminal of the control code of the measurement 50, the third terminal of the control code of the measurement 51, the fourth terminal of the control code of the measurement 52,
output terminal 53.

Выход 2 генератора тактовых импульсов 1 в предложенном устройстве соединен с динамическим входом синхронизации 4 суммирующего счетчика 3, вход асинхронного сброса 5 которого соединен с выходом 34 элемента сравнения параллельных кодов 25 и с динамическим входом синхронизации 36 реверсивного счетчика 35. Выход 6 первого разряда суммирующего счетчика 3 соединен со входом 26 первого разряда первого числа элемента сравнения параллельных кодов 25. Выход 7 второго разряда суммирующего счетчика 3 соединен со входом 27 второго разряда первого числа элемента сравнения параллельных кодов 25. Выход 8 третьего разряда суммирующего счетчика 3 соединен со входом 28 третьего разряда первого числа элемента сравнения параллельных кодов 25. Выход четвертого (последнего) разряда 9 суммирующего счетчика 3 соединен со входом 29 четвертого (последнего) разряда первого числа элемента сравнения параллельных кодов 25. Вход 11 первого разряда первого числа коммутатора параллельных кодов 10 соединен с первой клеммой 45 управляющего кода расширения. Вход 12 второго разряда первого числа коммутатора параллельных кодов 10 соединен со второй клеммой 46 управляющего кода расширения. Вход 13 третьего разряда первого числа коммутатора параллельных кодов 10 соединен с третьей клеммой 47 управляющего кода расширения. Вход 14 четвертого (последнего) разряда первого числа коммутатора параллельных кодов 10 соединен с четвертой клеммой 48 управляющего кода расширения. Инверсный вход разрешения передачи кода первого числа 15 коммутатора параллельных кодов 10 соединен со входом разрешения передачи кода второго числа 20 коммутатора 10, со входом переключения направления счета 37 реверсивного счетчика 35, с одним входом 41 логического элемента ИЛИ-НЕ, 40 и с входной клеммой 44. Вход 16 первого разряда второго числа коммутатора параллельных кодов 10 соединен с первой клеммой 49 управляющего кода измерения. Вход 17 второго разряда второго числа коммутатора параллельных кодов 10 соединен со второй клеммой 50 управляющего кода измерения. Вход 18 третьего разряда второго числа коммутатора параллельных кодов 10 соединен с третьей клеммой 51 управляющего кода измерения. Вход 19 четвертого (последнего) разряда второго числа коммутатора параллельных кодов 10 соединен с четвертой клеммой 52 управляющего кода измерения. Выход 21 первого разряда выходного кода коммутатора параллельных кодов 10 соединен со входом 30 первого разряда второго числа устройства сравнения параллельных кодов 25. Выход 22 второго разряда выходного кода коммутатора параллельных кодов 10 соединен со входом 31 второго разряда второго числа элемента сравнения параллельных кодов 25. Выход 23 третьего разряда выходного кода коммутатора параллельных кодов 10 соединен со входом 32 третьего разряда второго числа элемента сравнения параллельных кодов 25. Выход 24 четвертого (последнего) разряда выходного кода коммутатора параллельных кодов 10 соединен со входом 33 четвертого (последнего) разряда второго числа элемента сравнения параллельных кодов 25. Вход асинхронного сброса 38 реверсивного счетчика 35 соединен с инверсным выходом 43 логического элемента ИЛИ-НЕ 40 и с выходной клеммой 53. Инверсный выход переноса 39 реверсивного счетчика 35 соединен с другим входом 42 логического элемента ИЛИ-НЕ 40. The output 2 of the clock 1 in the proposed device is connected to the dynamic synchronization input 4 of the totalizing counter 3, the asynchronous reset input 5 of which is connected to the output 34 of the parallel code comparison element 25 and to the dynamic synchronization input 36 of the reverse counter 35. Output 6 of the first discharge of the totalizing counter 3 connected to the input 26 of the first category of the first number of the element of comparison of parallel codes 25. The output 7 of the second category of the totalizing counter 3 is connected to the input 27 of the second category of the first number of the element nta comparison of parallel codes 25. The output 8 of the third category of the totalizing counter 3 is connected to the input 28 of the third category of the first number of the element for comparing the parallel codes 25. The output of the fourth (last) category 9 of the totalizing counter 3 is connected to the input 29 of the fourth (last) category of the first number of the comparing element parallel codes 25. An input 11 of the first bit of the first number of the parallel code switch 10 is connected to the first terminal 45 of the expansion control code. The input 12 of the second digit of the first number of the parallel code switch 10 is connected to the second terminal 46 of the control extension code. The input 13 of the third category of the first number of the parallel code switch 10 is connected to the third terminal 47 of the control extension code. The input 14 of the fourth (last) category of the first number of the parallel code switch 10 is connected to the fourth terminal 48 of the expansion control code. The inverse input of the permission to transmit the code of the first number 15 of the parallel code switch 10 is connected to the input of the permission to transmit the code of the second number 20 of the switch 10, with the input of the switching of the direction of counting 37 of the counter 35, with one input 41 of the OR-NOT logic element 40 and with the input terminal 44 The input 16 of the first digit of the second number of the parallel code switch 10 is connected to the first terminal 49 of the control code of the measurement. The input 17 of the second digit of the second number of the parallel code switch 10 is connected to the second terminal 50 of the control code of the measurement. The input 18 of the third category of the second number of the parallel code switch 10 is connected to the third terminal 51 of the control code of the measurement. The input 19 of the fourth (last) bit of the second number of the parallel code switch 10 is connected to the fourth terminal 52 of the measurement control code. The output 21 of the first bit of the output code of the parallel code switch 10 is connected to the input 30 of the first bit of the second number of the parallel code comparison device 25. The output 22 of the second bit of the output code of the parallel code switch 10 is connected to the input 31 of the second bit of the second number of the parallel code comparison element 25. Output 23 the third bit of the output code of the parallel code switch 10 is connected to the input 32 of the third bit of the second number of the parallel code comparison element 25. The output 24 of the fourth (last) bit of the output of one code of the parallel code switch 10 is connected to the input 33 of the fourth (last) bit of the second number of the parallel code comparison element 25. The asynchronous reset input 38 of the reverse counter 35 is connected to the inverse output 43 of the OR-NOT 40 logic element and to the output terminal 53. Inverse transfer output 39 reverse counter 35 is connected to another input 42 of the logic element OR NOT 40.

Предложенное устройство работает следующим образом. На выходе 2 генератора тактовых импульсов 1 вырабатывается последовательность тактовых импульсов с периодом Т_o. Она поступает на динамический вход синхронизации 4 суммирующего счетчика 3. Уровень входного сигнала на входной клемме 44 равен логическому нулю. Этот уровень передается на инверсный вход разрешения передачи первого числа 15 коммутатора параллельных кодов 10 и на вход разрешения передачи второго числа 20 указанного коммутатора. Для инверсного хода разрешения передачи первого числа 15 этот уровень логического нуля является разрешающим. На первую 45, вторую 46, третью 47 и четвертую 48 клеммы управляющего кода расширения подан код числа n, определяющего коэффициент деления тактовой частоты (и что то же самое, увеличения периода поступающих импульсов) на этапе расширения. Этот же код установится на входе первого разряда первого числа 11, входе второго разряда первого числа 12, входе третьего разряда первого числа 13 и входе четвертого разряда первого числа 14 коммутатора параллельных кодов 10. Таким образом, первым числом для этого коммутатора будет число n. На первую клемму 49, вторую клемму 50, третью клемму 51 и четвертую клемму 52 кода измерения подан код числа m, определяющего коэффициент деления частоты тактовых импульсов на этапе заполнения длительности входного импульса, т.е. на этапе измерения этой априорно неизвестной длительности. Этот же параллельный управляющий код установится и на входе первого разряда второго числа 16, входе второго разряда второго числа 17, входе третьего разряда второго числа 19 и входе четвертого разряда второго числа 19 коммутатора параллельных кодов 10. Таким образом, для указанного коммутатора вторым числом будет число m.The proposed device operates as follows. At the output 2 of the clock generator 1, a sequence of clock pulses with a period T _{o is} generated. It is fed to the dynamic synchronization input 4 of the totalizing counter 3. The input signal level at input terminal 44 is logic zero. This level is transmitted to the inverse input of the transmission permission of the first number 15 of the parallel code switch 10 and to the input of the transmission permission of the second number 20 of the specified switch. For the inverse stroke of the resolution of the transmission of the first number 15, this logical zero level is enable. At the first 45, second 46, third 47 and fourth 48 terminals of the expansion control code, a code of number n is given, which determines the division ratio of the clock frequency (and the same thing, increasing the period of incoming pulses) at the expansion stage. The same code will be installed at the input of the first bit of the first number 11, the input of the second bit of the first number 12, the input of the third bit of the first number 13 and the input of the fourth bit of the first number 14 of the parallel code switch 10. Thus, the first number for this switch will be the number n. The first terminal 49, the second terminal 50, the third terminal 51 and the fourth terminal 52 of the measurement code are supplied with a code number m, which determines the frequency division coefficient of the clock pulses at the stage of filling the input pulse duration, i.e. at the stage of measuring this a priori unknown duration. The same parallel control code will be installed at the input of the first bit of the second number 16, the input of the second bit of the second number 17, the input of the third bit of the second number 19 and the input of the fourth bit of the second number 19 of the parallel code switch 10. Thus, for the specified switch, the second number will be the number m.

Уровень логического нуля входного сигнала, поступающий, как было отмечено, со входной клеммы 44 на инверсный вход разрешения передачи кода первого числа 15 коммутатора параллельных кодов 10, обеспечит разрешение передачи значений разрядов числа n на выход первого разряда выходного кода 21, выход второго разряда выходного кода 22, выход третьего разряда выходного кода 23 и выход четвертого разряда выходного кода 24 коммутатора параллельных кодов 10. Таким образом, при логическом нуле на входной клемме 44 выходным числом для коммутатора 10 и входным числом для входов 30-33 разрядов второго числа элемента сравнения параллельных кодов 25 будет число n. В элементе сравнения параллельных кодов 25 производится сравнение кода числа n и текущего кода, поступающего с выходов разрядов 6-9 суммирующего счетчика 3. Значение числа, записанного на выходе суммирующего счетчика 3, увеличивается по мере поступления тактовых импульсов генератора тактовых импульсов 1 на его динамический вход 4. Когда коды разрядов числа, имеющего в суммирующем счетчике 3, сравняются с кодами разрядов числа n, установленного на входах 30-33 разрядов второго числа устройства сравнения параллельных кодов 25, указанное устройство срабатывает и на его выходе 34 вырабатывается положительный перепад. Этот перепад, поступая на вход асинхронного сброса 5 суммирующего счетчика 3, вызывает его обнуление. После обнуления счетчика равенство кодов числа n и числа, записанного в суммирующем счетчике 3, уже не обеспечится, и сигнал на выходе 34 устройства сравнения параллельных кодов 25 снова обращается в нуль. Длительность выходного импульса на выходе 34 устройства сравнения параллельных кодов определяется, по существу, временем обнуления суммирующего счетчика 3. Начинается новый цикл работы этого счетчика, который заканчивается достижением записанного в нем числа до значения n и обеспечением сравнения первого и второго чисел в устройстве сравнения параллельных кодов 25. Таким образом, суммирующий счетчик и устройство сравнения параллельных кодов образуют управляемый делитель частоты, в котором коэффициент деления определяется значением числа n. Выходной импульс с выхода 34 устройства сравнения кодов 25, вырабатываемый в момент сравнения кодов первого и второго чисел, действующих на его входе, поступает также на динамический вход синхронизации 36 реверсивного счетчика 35. Частота импульсов, действующих на динамическом входе синхронизации 36, является, по существу, тактовой частотой для этого реверсивного счетчика. Однако реверсивный счетчик эти импульсы не отсчитывает по следующей причине: его вход асинхронного сброса 34 соединен с инверсным выходом 43 логического элемента ИЛИ-НЕ 40, на одном и другом входах этого элемента присутствует уровень логического нуля, и на выходе 43 логического элемента ИЛИ-НЕ установится сигнал логической единицы. Этот сигнал, воздействуя на вход асинхронного сброса 38 реверсивного счетчика 35, удерживает реверсивный счетчик в состоянии логических нулей на выходах разрядов. На выходной клемме 53 действует также сигнал с уровнем логической единицы. В таком состоянии устройство может находиться сколько угодно долго до прихода входного сигнала. The logical zero level of the input signal coming from the input terminal 44 to the inverse input of the code transfer permission of the first number 15 of the parallel code switch 10 will provide permission to transmit the bits of the number n to the output of the first bit of the output code 21, the output of the second bit of the output code 22, the output of the third bit of the output code 23 and the output of the fourth bit of the output code 24 of the parallel code switch 10. Thus, with a logical zero on the input terminal 44, the output number for the switch 10 and the input the number for inputs 30-33 bits of the second number of the element of comparison of parallel codes 25 will be the number n. In the parallel code comparison element 25, the code of the number n and the current code coming from the outputs of bits 6-9 of the totalizing counter 3 are compared. The value of the number recorded at the output of the totalizing counter 3 increases as the clock pulses of the clock generator 1 arrive at its dynamic input 4. When the digit codes of the number having 3 in the totalizing counter are equal to the digit codes of the number n installed at the inputs 30-33 of the second digit of the device for comparing parallel codes 25, the indicated devices It triggered and its output 34 produces a positive difference. This difference, arriving at the input of the asynchronous reset 5 of the totalizing counter 3, causes its zeroing. After resetting the counter, the equality of the codes of the number n and the number recorded in the totalizing counter 3 is no longer ensured, and the signal at the output 34 of the parallel code comparison device 25 again vanishes. The duration of the output pulse at the output 34 of the parallel code comparison device is determined, in essence, by the time of resetting the totalizing counter 3. A new cycle of operation of this counter begins, which ends by reaching the number written in it to the value n and comparing the first and second numbers in the parallel code comparison device 25. Thus, the summing counter and the parallel code comparison device form a controllable frequency divider in which the division coefficient is determined by the value of chi la n. The output pulse from the output 34 of the code comparison device 25, generated at the moment of comparing the codes of the first and second numbers acting on its input, also arrives at the dynamic synchronization input 36 of the reverse counter 35. The frequency of the pulses acting on the dynamic synchronization input 36 is essentially clock frequency for this reversible counter. However, the reverse counter does not count these pulses for the following reason: its asynchronous reset input 34 is connected to the inverted output 43 of the OR-NOT 40 logic element, a logic zero level is present at one and the other inputs of this element, and the output of the OR-NOT logical element 43 is set logical unit signal. This signal, acting on the input of the asynchronous reset 38 of the reverse counter 35, keeps the reverse counter in a state of logical zeros at the outputs of the bits. A signal with a logic level is also applied to output terminal 53. In this state, the device can be as long as desired until the input signal arrives.

Входной прямоугольный импульс положительной полярности с длительностью τ_вх поступает на входную клемму 44. На время τ_вх сигнал на входе 20 разрешения передачи кода второго числа коммутатора кодов 10 принимает значение логической единицы, и на выходы 21-24 разрядов выходного кода этого коммутатора будет передаваться уже число m. Коэффициент деления частоты управляемого делителя, образованного суммирующим счетчиком 3 и устройством сравнения параллельных кодов 25, изменится и на выходе 34 устройства сравнения параллельных кодов 25 будут вырабатываться короткие импульсы с периодом T₁=m•T_o. Эти импульсы поступят на динамический вход синхронизации 36 реверсивного счетчика 35.The input rectangular pulse of positive polarity with duration τ _Rin supplied to the input terminal 44. At time τ _Rin signal at the input 20 of the second transmission permitting switch 10 codes the code takes the value logic one, and the outputs of this switch the output code bits 21-24 will be transmitted has already number m. The frequency division coefficient of the controlled divider formed by the summing counter 3 and the parallel code comparing device 25 will change and short pulses with a period T ₁ = m • T _o will be generated at the output 34 of the parallel code comparing device 25. These pulses will arrive at the dynamic synchronization input 36 of the reverse counter 35.

Кроме того, входной импульс длительностью τ_вх поступит на вход переключения направления счета 37 реверсивного счетчика 35 и переключит этот счетчик в режим суммирования. Далее, входной импульс поступит на один вход 41 логического элемента ИЛИ-НЕ 40, и на выходе 43 этого элемента, а следовательно, и на выходной клемме 53 установится уровень логического нуля. При этом: а) будет сформиpован фронт выходного (отрицательного) импульса, б) будет снято напряжение со входа асинхронного сброса 38 реверсивного счетчика 35 и указанный счетчик получает возможность работать в режиме счета импульсов, поступающих на динамический вход синхронизации 36, а именно в режиме суммирования.In addition, an input pulse of duration τ _in will go to the input of switching the direction of counting 37 of the reverse counter 35 and will switch this counter to the summing mode. Further, the input pulse will be supplied to one input 41 of the OR-NOT 40 logic element, and at the output 43 of this element, and hence at the output terminal 53, a logic zero level will be set. In this case: a) the front of the output (negative) impulse will be formed, b) the voltage will be removed from the input of the asynchronous reset 38 of the reverse counter 35 and the indicated counter will be able to work in the counting mode of pulses arriving at the dynamic synchronization input 36, namely in the summing mode .

Реверсивный счетчик 35 за время τ_вх отсчитает количество N импульсов с периодом T₁=m•T_o, заполнивших указанную длительность τ_вх..The reverse counter 35 during the time τ _I counts the number N of pulses with a period T ₁ = m • T _o filling the specified duration τ _I ..

После окончания входного импульса напряжение на входной клемме 44 примет значение логического нуля. При переключении логических уровней сигнала на входной клемме 44 (до уровня логического нуля) произойдут следующие переключения в предложенном устройстве: через коммутатор параллельных кодов 10, как и в исходном состоянии, снова будет передаваться число n, и период следования коротких импульсов на выходе 34 устройства сравнения параллельных кодов снова примет значение T₂=n•T_o,
б) реверсивный счетчик 35 по входу 37 переключения направления счета переключится из режима суммирования в режим вычитания.After the end of the input pulse, the voltage at the input terminal 44 will assume a logic zero value. When switching the logical signal levels at the input terminal 44 (to the level of logical zero), the following switches will occur in the proposed device: through the switch of parallel codes 10, as in the initial state, the number n will be transmitted again, and the period of repetition of short pulses at the output 34 of the comparison device parallel codes again takes the value T ₂ = n • T _o ,
b) the reversible counter 35 at the input 37 switching the direction of the account will switch from the summation mode to the subtraction mode.

Т. к. в разрядах реверсивного счетчика имеется записанное число, сигнал на инверсном выходе переноса отличен от логического нуля, и на выходе логического элемента ИЛИ-НЕ 40, несмотря на окончание входного импульса, поддерживается логический нуль. Since there is a recorded number in the digits of the reverse counter, the signal at the inverse output of the transfer is different from a logical zero, and at the output of a logical element OR-NOT 40, despite the end of the input pulse, a logical zero is maintained.

Реверсивный счетчик начинает работать в режиме вычитания, и записанное в нем число постепенно уменьшается за счет действия входных импульсов с периодом Т₂= n•T_o на динамический вход синхронизации 36. Когда число, ранее, за время τ_вх, записанное в реверсивном счетчике 35, будет списано до нуля, на его инверсном выходе переноса 39 вырабатывается сигнал логического нуля. На обоих входах логического элемента ИЛИ-НЕ 40 окажутся уровни логического нуля сигнала, и на выходе 43 логического элемента ИЛИ-НЕ 40, а следовательно, и на выходной клемме сигнал примет значение логической единицы. Формирование выходного импульса закончилось.The reversible counter starts to work in the subtraction mode, and the number recorded in it gradually decreases due to the action of the input pulses with a period T ₂ = n • T _o on the dynamic synchronization input 36. When the number, earlier, for the time τ _in recorded in the reverse counter 35 will be written off to zero, a logic zero signal is generated at its inverse transfer output 39. At both inputs of the OR-NOT 40 logic element there will be levels of the logic zero of the signal, and at the output 43 of the OR-NOT 40 logical element, and therefore at the output terminal, the signal will take the value of a logical unit. The formation of the output pulse is over.

Длительность выходного импульса определяется соотношением τ_вых= τ_вх+τ_p, т.е. выходной импульс расширен на величину расширения τ_p. Если число импульсов с периодом Т₁=m•T_o, заполнявших длительность входного импульса τ_вх, было равно N, то число импульсов с периодом T₂=n•T_o, списывающих информацию в реверсивном счетчике 35, также (с точностью до единицы) равно N. Тогда τ_p= N•n, где

или

. Обозначим через К_п коэффициент пропорциональности между τ_p и

.The duration of the output pulse is determined by the relation τ _o = τ _in + τ _p , i.e. the output pulse is expanded by the amount of expansion τ _p . If the number of pulses with a period T ₁ = m • T _o filling the input pulse duration τ _in was equal to N, then the number of pulses with a period T ₂ = n • T _o writing off information in the counter 35, also (up to unity ) is equal to N. Then τ _p = N • n, where

or

. Denote by K _{p the} coefficient of proportionality between τ _p and

.

Предложенное устройство позволяет устанавливать значения К_п как большие единицы (например, К_п=2), так и меньшие единицы (например, К_п=0,5). Для этого нужно установить соответствующие значения чисел m и n.The proposed device allows you to set the values of K _p as large units (for example, K _p = 2), and smaller units (for example, K _p = 0.5). To do this, set the corresponding values of the numbers m and n.

Если число n на клеммах 45-48 (клеммах кода расширения) больше, чем число m на клеммах 49-52 (клеммах кода измерения), то К_п>1. Если же число n на клеммах 45-48 (клеммах кода расширения) меньше, чем число m на клеммах 49-52 (клеммах кода измерения), то К_п<1. При m=n полученное расширение τ_p примерно равно длительности τ_вх.If the number n on the terminals 45-48 (terminals of the expansion code) is greater than the number m on the terminals 49-52 (terminals of the measurement code), then K _p > 1. If the number n at the terminals 45-48 (terminals of the expansion code) is less than the number m at the terminals 49-52 (terminals of the measurement code), then K _p <1. For m = n, the resulting extension τ _{p is} approximately equal to the duration τ _in .

Существенно, что пропорциональность между τ_p и τ_вх _вх обеспечивается, при априорно неизвестном значении τ_вх в определенном диапазоне значений этой длительности, который тем больше, чем больше разрядность цифровых элементов, входящих в состав предложенного устройства.It is significant that the proportionality between τ _p and τ _in _{inputs is} ensured, for an a priori unknown value of τ _in in a certain range of values of this duration, which is greater, the greater the bit depth of the digital elements that make up the proposed device.

Использование двух управляющих кодов (кода расширения, которым задается число n, и кода измерения, которым задается число m) позволяет устанавливать различные значения К_п.The use of two control codes (extension code, which sets the number n, and a measurement code, which sets the number m) allows you to set different values To _p .

Предложенное устройство было проверено экспериментально. При эксперименте был применен генератор тактовых импульсов на интегральных микросхемах 564 ЛЕ5; суммирующий счетчик был организован на базе интегрального счетчика 564ИЕ10, поставленного в режим суммирования, в качестве реверсивного счетчика был использован интегральный счетчик 564ИЕ11, в качестве элемента сравнения параллельных кодов интегральная микросхема 564ИП2, в качестве коммутатора параллельных кодов интегральная микросхема 564ЛС2, для организации инверсного входа разрешения передачи кода первого числа вход 9 этой интегральной схемы был подключен к выходу инвертора, вход которого и использовался в качестве инверсного входа разрешения передачи, логический элемент ИЛИ-НЕ был выполнен на интегральной микросхеме 564ЛЕ5. The proposed device was tested experimentally. During the experiment, a clock pulse generator based on 564 LE5 integrated circuits was used; the totalizing counter was organized on the basis of the integrated counter 564IE10, set to the summing mode, the integral counter 564IE11 was used as a reversible counter, the integrated circuit 564IP2 as an element for comparing parallel codes, the integrated circuit 564LS2 as a parallel code switch, for organizing the inverse input for transmitting permission the first number code, input 9 of this integrated circuit was connected to the inverter output, the input of which was used as the inverse input of the bit sheniya transmission, gate NOR was performed on the integrated circuit 564LE5.

Период тактовых импульсов Т_o при указанных на фиг.3 номиналах элементов времязадающей цепи тактового генератора составил 6 мкс. Диапазон длительностей входных импульсов был задан в следующих пределах: τ_вх.мин= 25 мкс,, τ_{вх.макс}= 45 мкс.. Задавая код измерения, соответствующий числу m=7, и код расширения, соответствующий числу n=14, при эксперименте получали примерное (с точностью до периода частоты измерения) расширение длительности импульса с параметрами: K_р=2, К=3. Указанные и значения К_р и К поддерживались автоматически при всех значениях τ_вх, лежащих в диапазоне τ_вх.мин+τ_{вх.макс}..The period of the clock pulses T _o with the values of the elements of the timing circuit of the clock generator indicated in FIG. 3 was 6 μs. The range of input pulse durations was set in the following limits: τ _in.min = 25 μs ,, τ _in.max = 45 μs. By setting the measurement code corresponding to the number m = 7 and the extension code corresponding to the number n = 14, during the experiment received an approximate (up to the period of the measurement frequency) extension of the pulse duration with the parameters: K _p = 2, K = 3. The indicated and values of K _p and K were maintained automatically for all values of τ _in , lying in the range of τ _in.min + τ _in.max ..

Эксперимент, таким образом, подтвердил, как реализуется устройство на цифровых элементах, так и достигается пропорциональность между величиной расширения и длительностью входного импульса. The experiment, thus, confirmed how the device is implemented on digital elements, and proportionality between the magnitude of the expansion and the duration of the input pulse is achieved.

Claims

A rectangular pulse expander containing a reversible pulse counter and a clock generator, characterized in that it includes an element for comparing the parallel codes, a summing pulse counter, a switch for parallel codes and an OR element, the output of which is connected to the output terminal and to the asynchronous reset input of the reverse counter pulses, the first input with an input terminal, an input for switching the direction of counting of a reverse pulse counter, an inverse input for enabling the transmission of a code for the first number of commutations an ora of parallel codes and a code transfer enable input of the second number of the parallel code switch, a second input with an inverse output of the reverse transfer of the reverse pulse counter, the dynamic synchronization input of which is connected to the output of the parallel code comparison element and the asynchronous reset input of the summing pulse counter, the dynamic synchronization input of which is connected to the output of the clock generator, the outputs of the bits are bitwise with the inputs of the bits of the first number of the comparison element parallel to s, the inputs of the digits of the second number of which are connected bitwise with the outputs of the bits of the output code of the parallel code switch, the inputs of the digits of the first number of which are connected bitwise with the terminals for supplying the signals of the bits of the control expansion code, the inputs of the digits of the second number of the switch of parallel codes bitwise with the terminals for supplying the signals of the bits of the control measurement code.