RU2058586C1

RU2058586C1 - Measuring information device for testing electric characteristics

Info

Publication number: RU2058586C1
Authority: RU
Inventors: А.Н. Анучин; Е.Ю. Фирсов; В.В. Чекушкин
Original assignee: Муромский филиал Владимирского политехнического института
Priority date: 1991-08-15
Filing date: 1991-08-15
Publication date: 1996-04-20

Abstract

FIELD: testing electric characteristics. SUBSTANCE: first and second memory units of direct memory access unit 5 are used for effecting device to be tested and for recording replies from its checkpoints as well as for device test in "test" mode and for synchronous recording of information about check points by first and second memory units of direct memory access unit. Checkpoints are set by address analog commutators of first and second measuring units 1 and 3 by means of direct memory access unit. information from check points of device to be tested are converted to digital form by analog-to-digital converters 4, 6 in order to test device to be tested and find faults in real time while it operates due to simultaneous analysis of information from first and second memory units. Device provides generation of testing analog signal with variable amplitude and frequency by first multiplying digital-to-analog converter 8, which is controlled through its information input by output of first memory unit. Reference voltage input of digital-to-analog converter 8 is controlled by output of second digital-to-analog converter 11, which receives digital code of signal amplitude from direct memory access unit. Change of signal frequency is performed by program by means alternation in rate of request pulse of first memory unit. EFFECT: increased speed, increased functional capabilities. 3 cl, 10 dwg, 1 tbl

Description

Изобретение относится к измерительной технике и может быть использовано для автоматического измерения электрических параметров. The invention relates to measuring equipment and can be used for automatic measurement of electrical parameters.

Цель изобретения расширение функциональных возможностей и повышение быстродействия измерительной системы. The purpose of the invention is the expansion of functionality and increase the speed of the measuring system.

На фиг. 1 изображена функциональная схема измерительной информационной системы; на фиг.2 функциональная схема измерительного блока; на фиг.3 функциональная схема синхронизатора; на фиг.4 функциональная схема устройства прямого доступа в память; на фиг.5 функциональная схема блока управления и дешифрации адресов; на фиг. 6 структура тестируемого устройства; на фиг.7 временные диаграммы синхронизатора; на фиг.8 основной алгоритм работы измерительной информационной системы; на фиг.9 подпрограмма контроля тестируемого устройства в режиме "корнтроль"; на фиг.10 подпрограмма контроля тестируемого устройства в режиме "работа". In FIG. 1 shows a functional diagram of a measuring information system; figure 2 functional diagram of the measuring unit; figure 3 functional diagram of the synchronizer; figure 4 is a functional diagram of a device for direct access to memory; 5 is a functional diagram of a control unit and address decryption; in FIG. 6 structure of the tested device; Fig.7 timing diagrams of the synchronizer; on Fig the main algorithm of the measurement information system; in Fig.9, the control routine of the tested device in the mode of "corntrol"; figure 10 subroutine control of the tested device in the "work" mode.

Измерительная информационная система (фиг.1) содержит первый и второй измерительный блоки 1 и 3, синхронизатор 2, первый и второй аналого-цифровые преобразователями (АЦП) 4 и 6, устройство 5 прямого доступа в память, таймер 7, первый и второй цифроаналоговые преобразователи (ЦАП) 8 и 11, формирователь 9 импульсов, блок 10 управления режимами. The measuring information system (Fig. 1) contains the first and second measuring units 1 and 3, a synchronizer 2, the first and second analog-to-digital converters (ADCs) 4 and 6, a direct memory access device 5, a timer 7, the first and second digital-to-analog converters (DAC) 8 and 11, pulse shaper 9, mode control unit 10.

Первый и второй измерительный блоки 1 и 3 (фиг.2) содержат первый аналоговый коммутатор 12, усилитель 13 с программируемым усилением 15, измерительный детектор 14, второй аналоговый коммутатор 15. The first and second measuring units 1 and 3 (FIG. 2) comprise a first analog switch 12, an amplifier 13 with programmable gain 15, a measuring detector 14, and a second analog switch 15.

Синхронизатор 2 (фиг.3) содержит генератор 16 импульсов, первый и второй делители 17 и 28 частоты, коммутатор 19. The synchronizer 2 (figure 3) contains a pulse generator 16, the first and second frequency dividers 17 and 28, the switch 19.

Устройство 5 прямого доступа в память (фиг.4) содержит первый и второй элементы И 20 и 28, первый и второй элементы ИЛИ 21 и 32, первый, второй и третий регистры 22, 30 и 35 данных, регистры параметров сигналов 23 и режимов 31, коммутатор 24, первый и второй блоки 25 и 33 адреса, регистр 26 команд и состояний устройства, блок 27 управления и дешифрации адресов, первый и второй блоки 29 и 34 памяти. The device 5 for direct access to memory (Fig. 4) contains the first and second elements AND 20 and 28, the first and second elements OR 21 and 32, the first, second and third data registers 22, 30 and 35, signal parameter registers 23 and modes 31 , the switch 24, the first and second address blocks 25 and 33, the register 26 of the commands and states of the device, the control and decryption unit 27 of the addresses, the first and second memory blocks 29 and 34.

Блок 27 управления и дешифрации адресов (фиг.5) содержит блок 36 сравнения, формирователь 37 импульсов, блок 38 задания адреса, регистр 39 адреса обращения, элемент ИЛИ 40, регистр 41 выбора системы, элемент И 42, дешифратор 43 выбора регистра записи, дешифратор 44 выбора регистра считывания, элемент 45 задержки. The control and decryption unit 27 of the addresses (FIG. 5) contains a comparison unit 36, a pulse shaper 37, an address setting unit 38, a reference address register 39, an OR element 40, a system selection register 41, an AND element 42, a write register selection decoder 43, a decoder 44 read register selection, delay element 45.

Обмен информацией осуществляется стандартными сигналами общей шины микроЭВМ "Электроника-50". Входные сигналы: "Признак выбора", "Признак запроса", "Признак обнуления", "Признак записи", "Признак чтения", выходной сигнал. "Признак ответа", двунаправленный сигнал информационный вход-выход. Выходные сигналы блока 27 с дешифратора 43 выбора регистра записи (вывод данных из ЭВМ) на регистр 23 параметров сигналов 46, регистр таймера 7 48, регистр 26 команд и состояний устройства 47, первый блок 25 адреса 49, регистр 31 режимов 50. Выходные сигналы дешифратора 44 выбора регистра считывания (ввод данных в ЭВМ) на первый регистр 22 данных и первый элемент ИЛИ 21, 51, регистр таймера 7 52, второй элемент ИЛИ 32 и третий регистр 35 данных 53, первый элемент ИЛИ 21 и второй регистр 30 данных 54. Information is exchanged using standard signals of the common bus of the Electronics-50 microcomputer. Input signals: "Selection flag", "Request flag", "Zero flag", "Write flag", "Read flag", output signal. "Response flag", bidirectional signal information input-output. The output signals of block 27 from the decoder 43 select the register register (data output from the computer) to the register 23 of the signal parameters 46, the timer register 7 48, the register 26 of the commands and states of the device 47, the first block 25 of the address 49, the register 31 of the modes 50. The output signals of the decoder 44 select the read register (data input into the computer) to the first data register 22 and the first OR element 21, 51, timer register 7 52, the second OR element 32 and the third data register 35 35, the first OR element 21 and the second data register 30 30.

Структура тестируемого устройства 55 (фиг.6) содержит входной коммутатор 56 рабочих и контрольных сигналов, первый и второй и последний функциональные элементы 57, 58 и 59 соответственно. The structure of the tested device 55 (Fig.6) contains an input switch 56 of the working and control signals, the first and second and last functional elements 57, 58 and 59, respectively.

П р и м е р конкретного выполнения. PRI me R specific implementation.

Первый и второй измерительный блоки 1 и 3 имеют одинаковую структуру. Первый аналоговый коммутатор 12 представляет собой аналоговый коммутатор с адресным управлением. Он выполнен, например, на микросхеме 590ЕН6. В соответствии с цифровым кодом номера информационного входа, задаваемым на адресный вход коммутатора 12, производится выборка номера соответствующего информационного входа для передачи информации с этого входа на усилитель 13 с программируемым усилением. Измерительный детектор 14 является, например, измерителем эффективного (среднеквадратического) значения входного сигнала. Предусмотрена возможность подачи сигнала на вход АПЦ 4 в обход измерительного детектора 14 с помощью второго аналогового коммутатора 15, управляемого с устройства 5 прямого доступа в память. АЦП 4 и 6 осуществляют преобразование аналоговых сигналов в цифровые. Аналоговые сигналы подаются на информационные входы АЦП 4 и 6. Запуск АЦП 4 и 6 производится по синхровходам. The first and second measuring units 1 and 3 have the same structure. The first analog switch 12 is an address-controlled analog switch. It is made, for example, on the 590EN6 chip. In accordance with the digital code of the information input number specified on the address input of the switch 12, the number of the corresponding information input is selected to transmit information from this input to the amplifier 13 with programmable gain. The measuring detector 14 is, for example, a meter of the effective (mean square) value of the input signal. It is possible to supply a signal to the input of the AOC 4 bypassing the measuring detector 14 using the second analog switch 15, controlled from the device 5 direct access to memory. ADCs 4 and 6 convert analog signals to digital. Analog signals are fed to the information inputs of the ADC 4 and 6. The ADC 4 and 6 are triggered by the sync inputs.

Период следования синхроимпульсов запуска АЦП 4 и 6 должен превышать интервал формирования информации на их выходах. В качестве АЦП могут использоваться стандартные АЦП с временем преобразования менее 1 мкс. The period of following the synchronization pulses of the ADC start 4 and 6 should exceed the interval of the formation of information at their outputs. Standard ADCs with conversion times of less than 1 μs can be used as ADCs.

Синхронизатор 2 предназначен для формирования двух серий синхроимпульсов. Частота следования синхроимпульсов задается цифровыми параллельными кодами, подаваемыми на первый и второй делители 17 и 18 частоты с соответствующих выходов регистра 23 параметров сигналов устройства 5 прямого доступа в память. Делители 17 и 18 частоты выполнены, например, по схеме дробной части цифрового интегратора на микросхемах типа 133ИЕ8. Генератор импульсов формирует импульсы с частотой, например, 10 мГц. Предусмотрена возможность формирования на выходах синхронизатора 2 одной серии синхроимпульсов, формируемых вторым делителем 18 частоты путем переключения коммутатора 19. Synchronizer 2 is designed to form two series of clock pulses. The clock repetition rate is set by digital parallel codes supplied to the first and second frequency dividers 17 and 18 from the respective outputs of the signal parameter register 23 of the direct memory access device 5. Frequency dividers 17 and 18 are made, for example, according to the scheme of the fractional part of a digital integrator on type 133IE8 microcircuits. The pulse generator generates pulses with a frequency of, for example, 10 MHz. It is possible to generate at the outputs of the synchronizer 2 one series of clock pulses generated by the second frequency divider 18 by switching the switch 19.

В режиме "работа" синхроимпульсы с выхода второго делителя 18 частоты через коммутатор 19 поступают на выход первых синхроимпульсов. Этими синхроимпульсами обеспечивается одновременная синхронная выборка информации по двум информационным входам системы, например с входам и выхода первого функционального элемента 57 тестируемого устройства 55, и запись ее в течение определенного временного интервала контроля первого функционального элемента 57 в режиме "работа" в первый блок 29 памяти и второй блок 34 памяти. На фиг. 7 приведены временные диаграммы, где U₁ материал записи информации в первый блок 29 памяти и второй блок 34 памяти; U₂ и U₃ соответственно выходы первого элемента И 20 и второго элемента И 28.In the "work" mode, the clock pulses from the output of the second frequency divider 18 through the switch 19 are fed to the output of the first clock pulses. These clock pulses provide simultaneous synchronous sampling of information on two information inputs of the system, for example, from the inputs and outputs of the first functional element 57 of the tested device 55, and recording it during a certain time interval for monitoring the first functional element 57 in the "work" mode in the first memory unit 29 and the second block 34 of the memory. In FIG. 7 shows timing diagrams, where U _{1 is an} information recording material in a first memory unit 29 and a second memory unit 34; U ₂ and U _3, respectively, the outputs of the first element And 20 and the second element And 28.

Соответствующая пачка синхроимпульсов формируется и при записи информации во второй блок 34 памяти с второго информационного входа в режима "контроль". В это же время для опроса первого блока 29 памяти формируется пачка импульсов при генерации входного воздействия на тестируемое устройство 55 (таблица режимов). Длительность пачки определяется числом отчетов на периоде формируемого сигнала и числом его периодов. Частота следования импульсов определяет частоту следования формируемого тестового воздействия и зависит от задаваемого кода управления на первый делитель 17 частоты. The corresponding burst of clock pulses is also formed when recording information in the second memory block 34 from the second information input in the "control" mode. At the same time, to interrogate the first memory unit 29, a burst of pulses is formed when generating an input action on the device under test 55 (mode table). The duration of the pack is determined by the number of reports on the period of the generated signal and the number of its periods. The pulse repetition rate determines the repetition rate of the generated test action and depends on the specified control code on the first frequency divider 17.

Устройство 5 прямого доступа в память имеет несколько режимов работы и обеспечивает гибкое использование памяти входящих в него первого и второго блоков 29 и 24 памяти. В частности, осуществляются прием информации в реальном масштабе времени на проходе с выходов АЦП 4 и 6 и последующая передача ее в ЭВМ. Реализация интерфейса обмена информацией с ЭВМ блока 27 управления и дешифрации адресов, программно доступных по записи и считыванию для ЭВМ регистров, типовая. В данном случае имеют интерфейс "Общая шина" микроЭВМ "Электроника-60". The direct memory access device 5 has several operating modes and provides flexible use of the memory of the first and second memory blocks 29 and 24 included in it. In particular, information is received in real time on the passage from the outputs of the ADCs 4 and 6 and its subsequent transfer to a computer. The implementation of the interface for the exchange of information with a computer unit 27 control and decryption of addresses programmatically accessible by writing and reading for computer registers, typical. In this case, they have the interface "General bus" microcomputer "Electronics-60".

С регистра 26 команд и состояний устройства задаются режимы работы устройства 5 прямого доступа в память. Для этой цели служат разряды управляющего слова: управление первым элементом И 20, управление коммутатором 24, сброс блоков 25, 33 адреса, управление режимом работы первого блока 25 памяти, управление режимом работы второго элемента И 28 и второго блока 34 памяти. From the register 26 commands and device states, the operating modes of the device 5 direct access to memory are set. For this purpose, bits of the control word are used: control of the first AND element 20, control of the switch 24, reset of address blocks 25, 33, control of the operation mode of the first memory unit 25, control of the operation mode of the second AND element 28 and the second memory unit 34.

В регистр 23 параметров сигналов заносятся параллельные цифровые коды задания частоты для первого и второго делителей 17, 18 частоты и управления коммутатором 19 синхронизатора 2, а также цифровой код для задания амплитуды выходного сигнала для первого ЦАП 8. С регистра 31 режимов задаются цифровые коды управления измерительными блоками 1, 3 и тестируемым устройством 55. Первый блок 25 адреса осуществляет задание адреса для первого блока 29 памяти. Он выполняется, например, по типовой схеме в виде счетчика адреса на микросхемах 133ИЕ7, регистра конечного адреса, в который заносится код конечного адреса с ЭВМ, схемы сравнения И элемента ИЛИ. На счетный вход счетчика подаются импульсы с выхода первого элемента ИЛИ 21. С выходов счетных ячеек счетчика код адреса выдается на входы адреса первого блока 29 памяти и на первый вход схемы сравнения. На второй вход схемы сравнения задается код с выхода регистра конечного адреса. На элементе ИЛИ объединяются сигналы сброса счетчика с выхода схемы сравнения и регистра 26 команд и состояний устройства. In the register 23 of the signal parameters are entered parallel digital codes for setting the frequency for the first and second frequency dividers 17, 18 and for controlling the switch 19 of the synchronizer 2, as well as a digital code for setting the amplitude of the output signal for the first DAC 8. From the register of 31 modes, digital control codes for measuring blocks 1, 3 and the device under test 55. The first block 25 addresses sets the address for the first block 29 of the memory. It is performed, for example, according to a typical scheme in the form of an address counter on chips 133IE7, a register of the final address, in which the code of the final address with the computer is entered, the comparison circuit AND the OR element. The counting input of the counter receives pulses from the output of the first element OR 21. From the outputs of the counting cells of the counter, an address code is issued to the address inputs of the first memory unit 29 and to the first input of the comparison circuit. The second input of the comparison circuit sets the code from the output of the register of the final address. On the OR element, the counter reset signals from the output of the comparison circuit and the register of 26 commands and device states are combined.

В связи с гибким использованием памяти предусмотрено несколько режимов работы устройства 5, связанных с записью и считыванием информации первого и второго блоков 29 и 24 памяти. Для иллюстрации режимов работы первого блока 29 памяти в соответствии с возможными комбинациями разрядов управляющего слова приведена таблица режимов. Из таблицы следует, что, например, при записи информации в первый блок 29 памяти с выхода АЦП 4 на счетный вход счетчика адреса первого блока 25 адреса, первого блока 29 памяти подаются первые синхроимпульсы, которыми также осуществляется запуск АЦП 4, поскольку первые элемент И 20 для них открыт. Пpи считывании информации из (первого) блока 29 памяти в ЭВМ передача первых синхроимпульсов на первый блок 25 адреса блокируется. Второй блок 33 адреса выполнен, например, на микросхемах счетчика типа 133ИЕ7 по типовой схеме счетчика. In connection with the flexible use of memory, several operating modes of the device 5 are provided, associated with the recording and reading of information of the first and second memory blocks 29 and 24. To illustrate the operating modes of the first memory unit 29 in accordance with possible combinations of bits of the control word, a table of modes is provided. It follows from the table that, for example, when recording information in the first memory block 29 from the ADC 4 output to the counting input of the address counter of the first address block 25, the first memory block 29, the first clock pulses are fed, which also run the ADC 4, since the first element And 20 open to them. When reading information from the (first) memory block 29 to a computer, the transmission of the first clock pulses to the first address block 25 is blocked. The second block 33 of the address is made, for example, on the chip of the counter type 133IE7 according to the standard scheme of the counter.

Обмен информацией между ЭВМ и устройством 5 прямого доступа в память производится через унифицированную общую шину со стандартными временными диаграммами с помощью программно доступных регистров. The exchange of information between the computer and the device 5 direct access to the memory is carried out through a unified common bus with standard time diagrams using software accessible registers.

Установка начальных данных режимов, запись информации с ЭВМ в первый блок памяти это типовые операции вывода информации из ЭВМ, осуществляемые через блок управления и дешифрации адресов (фиг.5). Информационный вход-выход блока 27 имеет шестандцатиразрядную двунаправленную шину. Три младших разряда, с нулевого по второй подаются на информационный вход регистра 39 адреса обращения. Разряды с четвертого по двенадцатый подаются на вход блока 36 сравнения. Три старших pазряда, объединенных непосредственно в ЭВМ через элемент И, являются сигналом "Признак выбора" устройства. Setting the initial data of the modes, recording information from a computer to the first memory block is a typical operation of outputting information from a computer through the control unit and address decryption (Fig. 5). The information input-output unit 27 has a sixteen-bit bi-directional bus. The three least significant bits, from zero to second, are fed to the information input of the register 39 of the address of the address. The fourth to twelfth digits are supplied to the input of the comparison unit 36. Three senior bits, connected directly to the computer through the element And, are the signal "Sign of choice" of the device.

Блок 36 сравнения выполнен по стандартной схеме. Он содержит двенадцатиразрядную схему сравнения и двухвходовый элемент И. Он производит сравнение разрядов с четвертого по двенадцатый с соответствующими разрядами, снимаемыми с блока 38 задания адреса. При равенстве этих разрядов выдается сигнал логической "1", который стробируется на двухвходовом элементе И сигналом "Признак выбора". Когда оба сигнала равны логической "1", с выхода блока 36 сравнения в момент наличия на шине "Информационный вход-выход" кода адреса внешнего устройства, формируется сигнал логической "1", который подается на информационный вход регистра 41 выбора системы. Блок 38 задания адреса задает в виде логических "0" и "1" двенадцатиразрядный код адреса данной измерительной информационной системы. Таким образом, на первые входы схемы сравнения подается код адреса с информационного входа-выхода, а на вторые входы задается код адреса, определяемый адресом внешнего устройства, который присваивается измерительной информационной системе. Block 36 comparison is performed according to the standard scheme. It contains a twelve-digit comparison circuit and a two-input element I. It compares the fourth to twelfth digits with the corresponding digits removed from the address setting unit 38. If these digits are equal, a logical “1” signal is generated, which is gated on the two-input element AND by the signal “Selection sign”. When both signals are equal to logical "1", from the output of the comparison unit 36 at the time of the presence of an external device address code on the "Information input-output" bus, a logical "1" signal is generated, which is fed to the information input of the system selection register 41. The address setting unit 38 sets in the form of logical “0” and “1” a twelve-digit address code for this measuring information system. Thus, the address code from the information input-output is supplied to the first inputs of the comparison circuit, and the address code determined by the address of the external device, which is assigned to the measuring information system, is set to the second inputs.

Формирователь 37 импульса представляет собой ждущий мультивибратор, который формирует из перепада (с высокого на низкий) сигнала "Признак запрета" короткий импульс для записи информации в регистр 41 выбора системы, регистр 39 адреса обращения по входам записи информации. Регистр 39 трехразрядный, а регистр 41 одноразрядный. Они выполнены на микросхемах регистров 133ТМ8. Сигналом "Признак обнуления" производится начальная установка регистров по входам Уст. в ноль. The pulse generator 37 is a standby multivibrator, which generates a short pulse for recording information into the system selection register 41, the address 39 of the access address of the information recording inputs from the differential (from high to low) of the “Prohibition sign” signal. Register 39 is three-digit, and register 41 is single-digit. They are made on chips registers 133TM8. The signal "Sign of zeroing" is the initial installation of registers for inputs Set. to zero.

Дешифратор 43 выбора регистра записи и дешифратор 44 выбора регистра считывания выполнены на стандартных микросхемах 133ИД3. Первые информационные входы дешифраторов трехразрядные и подключены к трехразрядному выходу регистра 39 адреса обращения, два других входа стробируются сигналами с выхода регистра 41 выбора системы и соответствующими сигналами "Признак записи" и "Признак чтения". The decoder 43 of the selection of the write register and the decoder 44 of the selection of the read register are made on standard chips 133ID3. The first information inputs of the decoders are three-digit and connected to the three-digit output of the access address register 39, the other two inputs are gated by the signals from the output of the system selection register 41 and the corresponding signals “Record sign” and “Read sign”.

Цикл обмена информацией с ЭВМ для блока 27 управления и дешифрации адресов стандартный. В адресной части цикла по информационному входу-выходу передается сигнал "Адрес", одновременно по входу "Признак выбора" выставляется сигнал логической "1". При совпадении адреса с цифровым кодом с блока 38 задания адреса на выходе блока 36 сравнения формируется сигнал логической "1", который фронтом сигнала "Признак запроса" через формирователь 37 импульса заносится в регистр 41 выбора системы. Одновременно в регистр 39 адреса обращения заносятся три младших разряда кода адреса, определяющих код адреса соответствующего программно доступного для ЭВМ регистра, в который заносится в дальнейшем или из которого считывается информация. После такой фиксации адреса сигнал адреса с информационного входа-выхода снимается. Например, по сигналу "Пpизнак записи" дешифратором 43 выбора регистра записи выбран соответствующий регистр, определяемый трехразрядным кодом с регистра 39 адреса обращения, в который по сигналу "Признак записи" из ЭВМ записаны через информационный вход-выход соответствующие данные. Фронтом сигнала "Признак записи" с задержкой на несколько микросекунд формируется сигнал "Признак ответа", который подается на ЭВМ, и сигнал "Признак записи" снимается. Прекращение сигнала "Признак записи" ведет к прекращению формирования сигнала "Признак ответа", что завершает формирование сигнала "Признак запроса". The cycle of exchanging information with a computer for the control unit 27 and address decryption standard. In the address part of the cycle, the signal “Address” is transmitted via the information input-output, at the same time, the signal “logical” is set at the input “Selection flag”. If the address coincides with the digital code from the address setting unit 38, a logical "1" signal is generated at the output of the comparison unit 36, which is transmitted to the system selection register 41 via the pulse generator 37 as a signal front. At the same time, the three least significant bits of the address code are entered in the address of the address 39 register, which determine the address code of the corresponding software register accessible to the computer, into which information is subsequently entered or from which information is read. After this fixing of the address, the address signal from the information input-output is removed. For example, according to the “Record Sign” signal, the corresponding register is selected by the record register decoder 43, which is determined by a three-digit code from the address 39 register, to which the corresponding data is recorded via the “Record Sign” signal from the computer through the information input-output. The front of the signal "Record sign" with a delay of several microseconds forms the signal "Sign of the answer", which is fed to the computer, and the signal "Sign of the record" is removed. The termination of the signal "Record Sign" leads to the termination of the formation of the signal "Response Sign", which completes the formation of the signal "Request Sign".

Формирователь 9 импульсов преобразует, например, синусоидальный сигнал в прямоугольные импульсы, подаваемые на счетный вход таймера 7, работает в режиме измерения частоты. Состояние счетчиков таймера 7 контролируется по программе ЭВМ, и при нахождении определенной сигналограммы система контроля переходит в определенный режим работы. The pulse generator 9 converts, for example, a sinusoidal signal into rectangular pulses supplied to the counting input of the timer 7, operates in the frequency measurement mode. The status of the counters of timer 7 is monitored by a computer program, and when a certain signalogram is found, the monitoring system goes into a certain operating mode.

Ввод в ЭВМ информации с таймера 7, а также задание в него определенных начальных условий осуществляются через два программно доступных, один по записи и другой по чтению, регистра через устройство 5 прямого доступа в память ЭВМ. ЦАП 8, 11 могут быть выполнены на умножающих ЦАП с применением микросхем 572ПА2. При формировании аналоговых сигналов с высокой скоростью изменения возможны выбросы. Поэтому предусмотрена синхронизация ЦАП 8, 11 первыми синхроимпульсами. The input to the computer of information from timer 7, as well as the assignment of certain initial conditions to it, are carried out through two software accessible, one by writing and the other by reading, register through the device 5 for direct access to the computer memory. DACs 8, 11 can be performed on multiplying DACs using 572PA2 microcircuits. When generating analog signals with a high rate of change, outliers are possible. Therefore, the synchronization of the DAC 8, 11 with the first clock pulses is provided.

ЭВМ представляет собой, например, персональную ЭВМ типа ДВК-3, которая комплексуется микроЭВМ типа "Электроника-60", устройством отображения, набором контоллеров и периферийных устройств. Сопряжение ЭВМ с устройством 5 прямого доступа в память ЭВМ осуществляется через стандартный интерфейс "Общая шина", а практическое подключение осуществляется через разъем, в который обычно вставляется контроллер телеграфного канала. Рабочие программы работы ЭВМ хранятся на магнитных дисках, а задание режимов работы определяется оператором через клавиатуру видеотерминала. A computer is, for example, a personal computer of the DVK-3 type, which is equipped with a microcomputer of the "Electronics-60" type, a display device, a set of controllers and peripheral devices. The computer is connected to the device 5 for direct access to the computer memory via the standard interface "General bus", and the practical connection is through a connector into which a telegraph channel controller is usually inserted. The work programs of the computer are stored on magnetic disks, and the operation modes are determined by the operator through the keyboard of the video terminal.

Блок 10 управления режимами представляет собой элемент согласования одного из выходов программно доступного регистра 31 режимов устройства 5 прямого доступа в память с тестируемым устройством 55. Например, при переводе тестируемого устройства 55 из рабочего режима в режим "контроль" производится переключение в тестируемом устройстве через входной коммутатор 56 рабочего сигнала на контрольный сигнал, который подается на вход контрольного сигнала тестируемого устройства 55 с информационного выхода второго ЦАП 11. Сигнал управления входным коммутатором 56, расположенным в тестируемом устройстве 55, подается с управляющего выхода системы через блок 10 управления режимами. The mode control unit 10 is an element for matching one of the outputs of a programmatically accessible register 31 of the modes of the device 5 for direct access to memory with the device under test 55. For example, when the device under test 55 is switched from the operating mode to the control mode, the device under test switches through the input switch 56 of the working signal to the control signal, which is fed to the control signal input of the device under test 55 from the information output of the second DAC 11. The input signal control signal mutator 56 located in the DUT 55 is fed to the control output unit 10 through the system management mode.

Устройство работает следующим образом. The device operates as follows.

В соответствии с основным алгоритмом работы системы (фиг.8) предусмотрены режимы "самоконтроль и калибровка" (ПР.1), "контроль тестируемого устройства в режиме контроль" (фиг.9, ПР.2), "контроль тестируемого устройства в режиме "работа" (фиг.10, ПР.3). In accordance with the basic algorithm of the system (Fig. 8), the modes "self-control and calibration" (PR.1), "control of the device under test in control mode" (Fig. 9, PR.2), and "control of the device under test in mode" are provided work "(figure 10, PR.3).

После включения питания системы включается вспомогательный режим "самоконтроль и калибровка", в котором производится контроль работы блоков измерительной информационной системы, их информационного взаимодействия и обмена информацией с ЭВМ, а также калибровка, например определение коэффициентов передачи измерительных блоков 1 и 3. Результаты самоконтроля отображаются на экране устройства отображения (УО) сопрягаемой ЭВМ. Причем при возникновении неисправности дальнейшее выполнение программы прекращается (фиг. 8). При положительном результате выполнения измерений в данной подпрограмме дальнейшее выполнение программы связано, например, с режимом принятия начальных конструкций или данных от оператора. Диалог оператора с системой сопровождается выдачей соответствующе алфавитно-цифровой и графической информации на экран УО. При этом могут выдаваться параметры выполняемых программ измерений, список граничных параметров, различного рода подсказки оператору. After turning on the power of the system, the auxiliary mode “self-monitoring and calibration” is turned on, in which the operation of the measurement information system blocks is checked, their information interaction and computer information is exchanged, as well as calibration, for example, determination of transmission coefficients of measuring blocks 1 and 3. Self-monitoring results are displayed on screen of the display device (UO) of the interfaced computer. Moreover, when a malfunction occurs, further execution of the program stops (Fig. 8). If the result of the measurements in this subprogram is positive, the further execution of the program is associated, for example, with the mode of accepting initial constructions or data from the operator. The dialogue of the operator with the system is accompanied by the issuance of the corresponding alphanumeric and graphic information on the screen of the UO. In this case, the parameters of the running measurement programs, a list of boundary parameters, various kinds of prompts to the operator can be displayed.

По окончании подготовительного диалога на экране дисплея появляется указание готовности системы для выполнения комплекса измерений, после чего включаются в заданный режим измерительная система и тестируемое устройство 55. At the end of the preparatory dialogue, an indication of the readiness of the system for performing a complex of measurements appears on the display screen, after which the measuring system and the device under test 55 are switched on in the specified mode.

Режим "контроль тестируемого устройства 55 в режиме "контроль" осуществляется следующим образом, например, при контроле амплитудно-частотной характеристики тестируемого устройства (фиг.9). Вначале производится установка начальных данных для этого режима. В регистр 31 режимов устройства 5 прямого доступа в память с ЭВМ заносится признак режима "контроль тестируемого устройства 55 в режиме "контроль". В этом случае через входной коммутатор 56 рабочего и контрольного сигналов, расположенного в тестируемом устройстве 55, производится переключение рабочего сигнала на контрольный. Кроме того, в регистр 31 режимов одновременного заносится цифровой код для выбора номера соответствующего канала тестируемого устройства 55, с которого производится контроль информации. Этот код подается на управляющий вход первого аналогового коммутатора 12 второго измерительного блока 3. Одновременно задаются код коэффициента передачи на усилитель 13 с программируемым усилением и код управления на второй аналоговый коммутатор 15. Контрольный сигнал снимается с информационного выхода ЦАП 11 и подается на вход контрольного сигнала тестируемого устройства 55. Сигнал управления входным коммутатором 56, расположенным в тестируемом устройстве 55, подается на управляющий вход тестируемого устройства 55 с управляющего выхода системы. В регистр 26 команд и состояний устройства 5 прямого доступа в память заносится в соответствии с таблицей режимов управляющее слово 001, и первый блок 29 памяти переводится в режим записи тестового воздействия с ЭВМ. Производится начальная установка первого и второго блоков 25 и 33 адреса, после чего в первый блок 29 памяти через первый регистр 22 данных и коммутатор 24 с информационного входа-выхода последовательно заносится, например, таблица функций sin βдля генерации гармонического сигнала. Во время записи информации с ЭВМ в первый блок 29 памяти производится блокировка через первый элемент И 20 первых синхроимпульсов первым разрядом управляющего слова, который заносится в регистр 23 команд и состояний устройства. The control mode of the tested device 55 in the control mode is as follows, for example, when controlling the amplitude-frequency characteristics of the tested device (Fig. 9). First, the initial data for this mode are set. In the register 31 of the modes of the direct memory access device 5 with the computer is entered a sign of the mode "control of the tested device 55 in the" control "mode. In this case, through the input switch 56 of the working and control signals located in the tested device 55, the working signal is switched to the control signal. In addition, a digital code is entered into the register of simultaneous modes 31 for selecting the number of the corresponding channel of the tested device 55, from which information is controlled. This code is fed to the control input of the first analog switch 12 of the second measuring unit 3. At the same time, the code of the transfer coefficient to the amplifier 13 with programmable gain and the control code to the second analog switch 15. The control signal is removed from the information output of the DAC 11 and fed to the input of the control signal of the test device 55. The control signal of the input switch 56 located in the device under test 55 is fed to the control input of the device under test 55 from the control output of the system Topics. In the register 26 of the commands and states of the device 5 direct access to the memory is entered in accordance with the table of modes, the control word 001, and the first block 29 of the memory is transferred to the recording mode of the test exposure from the computer. The first installation of the first and second blocks 25 and 33 of the address is performed, after which the first block of memory 29 through the first data register 22 and the switch 24 from the information input-output is sequentially entered, for example, a table of functions sin β for generating a harmonic signal. During the recording of information from the computer to the first memory unit 29, the first bit of the control word is locked through the first element And 20 of the first clock pulses, which is entered into the register 23 of the commands and device states.

После этого в регистр 23 параметров сигналов заносятся код задания частоты формирования гармонического сигнала для синхронизатора 2, код амплитуды сигнала для первого ЦАП 8. В это же время блокируется прохождения вторых синхроимпульсов с регистра 26 команд и состояний устройства через второй элемент И 28. Производится с регистра 26 команд и состояний устройства начальная установка второго блока 33 адреса. Например, запись признака режима в регистр 31 режимов осуществляется следующим образом. ЭВМ в адресной части цикла передает через информационный вход-выход регистра 31 режимов и выставляет сигнал "Признак обмена". Блок 27 управления и дешифрации адресов производит дешифрацию адреса и запоминает его в блоке 27 управления и дешифрации адресов. После этого ЭВМ снимает адрес с информационного входа-выхода и помещает на нее цифровой код режима работы системы, а также, например, цифровые коды управления первым и вторым измерительными блоками 1 и 3, вырабатывает признак "запись" и указанные данные заносятся в регистр 31 режимов. В ответ на признак "запись" блок 27 управления и дешифрации адресов выдает признак "ответ", сигнализируя о том, что данные приняты и операция передачи данных завершена. Таким же образом производится запись информации в другие регистры. After that, a code for setting the frequency of generating a harmonic signal for synchronizer 2, a code for signal amplitude for the first DAC 8 are entered in the register 23 of signal parameters. At the same time, the second clock pulses from the register of 26 commands and device states through the second AND 28 element are blocked. It is made from the register 26 commands and device states initial setup of the second address block 33. For example, recording a feature of a mode in the register 31 of the modes is as follows. The computer in the address part of the cycle transmits through the information input-output of the register 31 modes and sets the signal "Sign of exchange". The address control and decryption unit 27 decrypts the address and stores it in the address control and decryption unit 27. After that, the computer removes the address from the information input-output and puts on it a digital code of the operating mode of the system, as well as, for example, digital control codes of the first and second measuring units 1 and 3, generates a sign "record" and the specified data is entered into the register 31 modes . In response to the “record” sign, the address management and decryption unit 27 issues a “response” sign, indicating that the data has been received and the data transfer operation is completed. In the same way, information is recorded in other registers.

Запись информации с ЭВМ в первый блок 29 памяти производится через первый регистр 22 данных и коммутатор 24. Но в этом случае одновременно по фронту сигнала "Признак записи" каждый раз производится изменение на единицу состояния счетчика адреса первого блока 25 адреса. Поскольку в этом случае первый блок 29 памяти устанавливается на режим записи информации, то в него со скоростью, определяемой циклом программного обмена информацией с ЭВМ, производится запись массива данных тесового воздействия, например таблицы кода функции sinβ. Information is recorded from the computer to the first memory block 29 through the first data register 22 and switch 24. But in this case, at the same time along the edge of the “Record Sign” signal, each time the address counter of the first address block 25 is changed to unity. Since in this case the first memory block 29 is set to the information recording mode, then an array of tight impact data, for example, the sinβ function code table, is recorded into it with the speed determined by the program information exchange cycle with the computer.

В первый блок 25 адреса при необходимости заносится также конечный адрес первого блока 29 памяти. Этим обеспечивается фиксация периода генерации функции синуса. После этого производится перевод устройства 5 прямого доступа в память в режим генерации тестового сигнала путем периодического опроса первого блока 29 памяти через первый блок 25 адреса первыми синхроимпульсами (см.таблицу режимов). Цифровой код генерируемой функции синуса с выхода первого блока 29 памяти подается на информационный вход второго ЦАП 11. Поскольку на вход опорного напряжения второго ЦАП 11 подается напряжение с выхода первого ЦАП 8, то амплитуда сигнала определяется цифровым кодом с регистра 23 параметров сигналов. Частота следования сигналов также определяется цифровым кодом с регистра 23 параметров сигналов. Генерируемый сигнал подается на тестируемое устройство 55. По назначенному с ЭВМ номеру информационного входа через второй измерительный блок 3 имеется возможность подачи на информационный вход второго АЦП 6 необходимой для регистрации информации с тестируемого устройства 55. Запуск второго АПП производится вторыми синхроимпульсами. Интервал формирования информации на выходе АЦП берется меньше периода следования вторых синхроимпульсов. Таким образом, поскольку на вход второго блока 33 адреса через второй элемент И 28 одновременно подаются вторые синхроимпульсы, то информация с определенной точки тестируемого устройства 55 заносится в реальном масштабе времени по второй блок 34 памяти. Этот блок памяти в данном режиме устанавливается в режим записи информации. Интервал приема информации задает ЭВМ. По окончании этого интервала ЭВМ через регистр 26 команд и состояний устройства обнуляет второй блок 33 адреса, переводит второй блок 34 памяти в режиме считывания информации. Блокируется прохождение вторых синхроимпульсов на вход второго блока 33 адреса. Задается в соответствии с заданным числом адресов второго блока 34 памяти число циклов обращения к второму блоку 34 памяти. If necessary, the end address of the first memory unit 29 is also entered in the first address block 25. This ensures the fixation of the period of generation of the sine function. After that, the direct memory access device 5 is transferred to the test signal generation mode by periodically polling the first memory block 29 through the first address block 25 with the first clock pulses (see the table of modes). The digital code of the generated sine function from the output of the first memory unit 29 is fed to the information input of the second DAC 11. Since the voltage from the output of the first DAC 8 is supplied to the input of the reference voltage of the second DAC 11, the signal amplitude is determined by the digital code from the register 23 of the signal parameters. The signal repetition rate is also determined by a digital code from a register of 23 signal parameters. The generated signal is fed to the device under test 55. According to the number of the information input assigned to the computer through the second measuring unit 3, it is possible to supply the information necessary for recording information from the device under test 55 to the information input of the second ADC 6. The second automatic transmission is launched by the second clock pulses. The interval of formation of information at the output of the ADC is taken less than the period of the second clock pulses. Thus, since the second clock pulses are simultaneously fed to the input of the second address unit 33 through the second element And 28, information from a certain point of the device under test 55 is recorded in real time on the second memory unit 34. This memory unit in this mode is set to the information recording mode. The information reception interval sets the computer. At the end of this interval, the computer, through the register 26 of commands and device states, resets the second address block 33, transfers the second memory block 34 in the information reading mode. The passage of the second clock pulses to the input of the second address block 33 is blocked. In accordance with a predetermined number of addresses of the second memory unit 34, the number of access cycles to the second memory unit 34 is set.

В процессе ввода информации в ЭВМ она выставляет адрес третьего регистра 35 данных. Изменение на единицу состояния второго блока 33 адреса производится по сигналу "Признак чтения". In the process of entering information into a computer, it sets the address of the third data register 35. The change to the unit of state of the second block 33 of the address is made by the signal "Reading sign".

При измерении амплитудно-частотной характеристики тестируемого устройства 55 назначаются различные частоты и амплитуды генерируемого входного тесового сигнала. После это считанные из второго блока 34 памяти данные анализируются ЭВМ в заданном интервале частот, причем за основу расчетов принимается, как правило, уровень сигнала на определенной частоте. Предусмотрена возможность путем назначения номера соответствующего информационного выхода определять место неисправности с точностью до функционального элемента. When measuring the amplitude-frequency characteristics of the device under test 55, various frequencies and amplitudes of the generated input test signal are assigned. After that, the data read from the second memory block 34 is analyzed by a computer in a given frequency range, and, as a rule, the signal level at a certain frequency is taken as the basis for calculations. It is possible, by assigning the number of the corresponding information output, to determine the location of the malfunction with an accuracy to the functional element.

Если результаты подпрограммы ПР.2 положительны, то производится переход к подпрограмме ПР.3. If the results of the subprogramme of PR.2 are positive, then the transition to the subprogramme of PR.3.

Контроль тестируемого устройства 55 в режиме "работа", т.е. непосредственно в рабочем режиме, когда практически невозможно задать испытательный сигнал, производится путем одновременной синхронной записи через первый и вторые измерительные блоки 1 и 3 и АЦП 4 и 6 информации с pазличных контрольных точек тестируемого устройства 55 в первый и второй блоки 29 и 34 памяти в реальном масштабе времени на определенном интервале, достаточном для идентификации (фиг.10). После этого эта информация совместно анализируется в ЭВМ, например, путем определения взаимной корреляционной функции между сигналами с различных контрольных точек тестируемого устройства 55. В соответствии с этим анализом принимается решение о работоспособности функционального элемента тестируемого устройства, для которого контрольные точки расположены соответственно на его входе и выходе. Таким образом, даже в рабочем режиме может быть не только определено работоспособное состояние тестируемого устройства 55, но и путем анализа информации с различных контрольных точек произведена локализация неисправности. Control of the tested device 55 in the "work" mode, i.e. directly in the operating mode, when it is practically impossible to set the test signal, it is performed by simultaneously recording through the first and second measuring units 1 and 3 and ADC 4 and 6 information from various control points of the device under test 55 into the first and second memory blocks 29 and 34 in real time scale at a certain interval sufficient for identification (figure 10). After this, this information is jointly analyzed in a computer, for example, by determining the cross-correlation function between signals from different control points of the device under test 55. In accordance with this analysis, a decision is made on the operability of the functional element of the device under test, for which the control points are located respectively at its input and output. Thus, even in the operating mode, not only the operable state of the tested device 55 can be determined, but also by analyzing the information from various control points, the localization of the malfunction is performed.

Назначение временного интервала для анализа сигналов в рабочем режиме можно производить с помощью формирователя 9 импульсов и таймера 7. Например, при генерации речевого сигнала начало сообщения определяют путем изменения частоты переходов сигнала через ноль, т.е. фактически его частоты. В этом случае, если таймер 7 работает в режиме измерения частоты, его состояние можно контролировать ЭВМ, которая через четвертый и пятый выходы и вход-выход линии данные-адрес устройства 51 прямого доступа в память как управляет режимом работы таймера 7, так и контролирует его состояние. Таким образом, система контроля включается в работу в рабочем режиме при формировании определенного сигнала. The time interval for signal analysis in the operating mode can be assigned using pulse shaper 9 and timer 7. For example, when generating a speech signal, the beginning of a message is determined by changing the frequency of signal transitions through zero, i.e. actually its frequency. In this case, if the timer 7 operates in the frequency measurement mode, its status can be monitored by a computer, which through the fourth and fifth outputs and the input-output of the data-address line of the direct memory access device 51 controls both the operating mode of the timer 7 and controls it state. Thus, the control system is included in operation in the operation mode when a specific signal is generated.

Реализация предлагаемой системы обеспечивает повышение быстродействия и расширение функциональных возможностей. Повышение быстродействия достигается за счет применения промежуточного второго блока 34 памяти для занесения в реальном масштабе времени информации в него с последующей передачей ее в ЭВМ. Расширение функциональных возможностей обеспечивается за счет формирования в реальном масштабе времени аналогового сигнала с программно задаваемыми частотой и амплитудой и гибкого использования памяти первого и второго блоков 29 и 34 памяти соответственно как для генерации тестовых сигналов и промежуточного хранения информации с контрольных точек тестируемого устройства 55 при его работе в режиме "контроль", так и для диагностики устройства 55 в рабочем режиме путем приема информации в первый и второй блоки 29 и 34 памяти в режиме реального времени и ее последующего совместного анализа в ЭВМ. Implementation of the proposed system provides improved performance and enhanced functionality. The increase in performance is achieved through the use of an intermediate second memory unit 34 for recording information in real time into it with subsequent transmission to a computer. The expansion of functionality is ensured by the formation in real time of an analog signal with programmable frequency and amplitude and the flexible use of the memory of the first and second memory units 29 and 34, respectively, for generating test signals and intermediate storage of information from control points of the device under test 55 during its operation in the "control" mode, and for diagnosing the device 55 in the operating mode by receiving information in the first and second memory blocks 29 and 34 in real mode time and subsequent joint analysis in the computer.

Claims

1. MEASURING INFORMATION SYSTEM FOR MONITORING ELECTRICAL PARAMETERS, comprising a first measuring unit, the information inputs of which are information inputs of the system, used to connect the test points of the device under test, the first, second and third control inputs of the first measuring unit are connected respectively to the first, second and third control the outputs of the direct access device to the memory connected to the inputs of the signs "Request", "Read", "Write", "Select", "Zero" to the corresponding the outputs of the control device, and the output of the sign response to the input of the sign "Response" of the control device associated with the information input-output with information input-output of the timer and with the information input-output of the direct access memory connected to the information output of the first analogue by the first information input a digital Converter connected by an information input to the first information output of the first measuring unit, connected by a second information output to the input of the pulse shaper, connected by an output to the counting input of a timer associated with the first and second control inputs, respectively, with the fourth and fifth control outputs of the direct memory access device, characterized in that a second measuring unit, a second analog-to-digital converter, a mode control unit, the first and second digital-to-analog converters and a synchronizer connected by the output of the first clock pulses to the clock input of the first analog-to-digital converter, to the first clock input of the device there is access to the memory and to the synchronization inputs of the first and second digital-to-analog converters, and by the output of the second clock pulses to the synchronizing input of the second analog-to-digital converter and to the second synchronizing input of the direct access device to the memory, connected by the first information output to the information input of the first digital-to-analog converter connected to the output to the input of the reference voltage of the second digital-to-analog converter connected to the information input with the second information the output of the direct memory access device connected by the sixth control output to the input of the mode control unit, the output of which, as well as the output of the second digital-to-analog converter, are respectively the control and information outputs of the system, which serve to connect the corresponding inputs of the device under test, the information inputs of the first measuring unit are connected to the same information inputs of the second measuring unit connected to the output and the information input of the second analog a digital converter, and the first, second, and third control inputs, respectively, to the seventh, eighth, and ninth control outputs of a direct memory access device connected by a second information input to the output of the second analog-to-digital converter, and the first, second, and third clock outputs, respectively, with the first, second and third inputs of the synchronizer.

2. The system according to claim 1, characterized in that the synchronizer includes a pulse generator connected by an output to the frequency inputs of the first and second frequency dividers, connected by outputs to the first and second information inputs of the switch, the output of which is the output of the first synchronization pulses of the synchronizer, output the second frequency divider is the output of the second synchronization pulses of the synchronizer, the control inputs of the first frequency divider, the second frequency divider and the switch are respectively the first, second and the third inputs of the synchronizer.

3. The system according to claim 1, characterized in that the direct memory access device includes a switch, first and second address blocks, first, second and third data registers, a signal parameter register, a command and device status register, a signal parameter register, a register of commands and device states, a mode register, the first and second memory blocks, the first and second AND elements, the first and second OR elements, and the address control and decryption unit, the inputs of the "Request", "Read", "Write", "Choice" signs Whose "Zeroing" are of the same name the inputs of the device, the outputs of the “Answer” flag are the device’s output of the same name, the input-output of the control and address decryption unit is connected to the information inputs of the first data register, signal parameter register, first address block, command and device status register, mode register, with outputs of the second and the third data registers and is the information input-output of the device, the control input of the register of commands and device states is connected to the first output of the control unit and address decryption associated with the second output with the control input of the signal parameter register, the third output with the control input of the first data register and the first input of the first OR element, the fourth output with the first control input of the first address block, the fifth output with the second input of the first OR element and the control input of the second data register, sixth the output with the first input of the second OR element and the control input of the third data register, the seventh output with the control input of the mode register, the first output of which is the sixth control output devices, the second, third and fourth outputs are respectively the first, second and third control outputs of the device, and the fifth, sixth, seventh outputs are the seventh, eighth and ninth control outputs of the device, the first output of the device command and status register is connected to the first input of the first element And, connected by the output to the third input of the first OR element, connected by the output to the second control input of the first address block, connected by the third control input to the first control input the second block of the address and the second output of the command and state register of the device connected by the third output to the control input of the second memory block and the first input of the second AND element, the fourth output to the control input of the first memory block, and the fifth output to the control input of the switch connected by the first information input with the output of the first data register, and the output with the information input of the first memory block connected by the address input to the output of the first address block, the output of the second AND element is connected to the second input ohm of the second OR element, connected by the output to the second control input of the second address block, connected by the output to the address input of the second memory block, connected by the output to the information input of the third data register, the output of the first memory block is connected to the information input of the second data register, the first, second and third the outputs of the register of signal parameters are respectively the first, second and third clock outputs of the device, the fourth output of the register of signal parameters is the first information output The devices, the eighth and ninth outputs of the control unit and address decryption are the fourth and fifth control outputs of the device, the output of the first memory block is the second information output of the device, the second inputs of the first and second elements And are respectively the inputs of the first clock pulses and the second clock pulses of the device, the second information input of the switch and the information input of the second memory block are respectively the first and second information inputs of the device.