RU2036559C1 - Joint-integration analog-to-digital converter - Google Patents
Joint-integration analog-to-digital converter Download PDFInfo
- Publication number
- RU2036559C1 RU2036559C1 SU5038074A RU2036559C1 RU 2036559 C1 RU2036559 C1 RU 2036559C1 SU 5038074 A SU5038074 A SU 5038074A RU 2036559 C1 RU2036559 C1 RU 2036559C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- combined
- key
- current
- Prior art date
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
Изобретение относится к импульсной технике, в частности к преобразователям напряжений в цифровой код с интегрированием входного и опорного напряжений. Изобретение может быть использовано в устройствах сбора аналоговой информации систем контроля и управления технологическими процессами на основе средств вычислительной техники. The invention relates to a pulse technique, in particular to voltage converters in a digital code with the integration of input and reference voltages. The invention can be used in devices for collecting analog information of control systems and technological processes based on computer technology.
Известны аналого-цифровые преобразователи АЦП совмещенного интегрирования [1] в которых преобразование выполняется в два такта. Сначала за Т1 интегрируется входное напряжение Uх, а затем за Т2 оно разынтегрируется опорным напряжением Uо противоположного знака до получения нулевого напряжения на выходе интегратора. Из уравнения преобразования kUxT1 kUoT2 0 величина Т2 Т1 и она соответствует Uх. Формирование Т1 и преобразование Т2 в код х выполняется с помощью частоты f генератора импульсов. Поэтому при T1 и х Т2f величина х Nо.Known analog-to-digital converters ADC combined integration [1] in which the conversion is performed in two cycles. First, for T 1 , the input voltage U x is integrated, and then for T 2 it is integrated by the reference voltage U about the opposite sign to obtain a zero voltage at the output of the integrator. From the transformation equation kU x T 1 kU o T 2 0 the value of T 2 T 1 and it corresponds to U x . The formation of T 1 and the conversion of T 2 into code x is performed using the frequency f of the pulse generator. Therefore, at T 1 and x T 2 f value x N about .
В этих АЦП временные интервалы Т1 и Т2 частично совмещаются благодаря началу разынтегрирования до окончания Т1, это уменьшает промежутки времени между отдельными тактами измерения Т1 и повышает точность представления информации о величине преобразуемого напряжения.In these ADCs, the time intervals T 1 and T 2 partially overlap due to the beginning of disintegration until the end of T 1 , this reduces the time intervals between individual measurement steps T 1 and increases the accuracy of the representation of information about the magnitude of the converted voltage.
Более высокие точностные характеристики, достигнутые за счет исключения упомянутых промежутков времени между отдельными Т1, имеет АЦП [2] принятый в качестве прототипа.Higher accuracy characteristics achieved by eliminating the mentioned time intervals between individual T 1 , has an ADC [2] adopted as a prototype.
Этот АЦП совмещенного интегрирования содержит интегратор, вход которого соединен с выходами первого ключа и первого токоограничивающего резистивного элемента и объединен с информационным входом второго ключа, выход которого объединен с выходом интегратора и соединен с первыми входами порогового элемента и компаратора, второй вход которого подключен к выходу третьего ключа и является шиной нулевого потенциала, а через первый интегрирующий элемент объединен со вторым входом порогового элемента и подключен к выходу первого переключателя, первый и второй информационные входы которого соединены соответственно с выходами делителя напряжения и источника тока, входы котоpых объединены с информационным входом первого ключа и являются шиной опорного напряжения, а управляющий вход первого переключателя соединен с выходом триггера, нулевой вход которого соединен с выходом элемента ИЛИ, а единичный вход с первым выходом блока управления и объединен с входом установки нулевого кода счетчика, выходы которого являются выходной шиной результата преобразования, а вход установки исходного состояния объединен с первыми входами блока управления, блока формирования времени интегрирования опорного напряжения и элемента ИЛИ и является шиной синхронизации, счетный вход счетчика соединен с выходом элемента И, первый вход которого соединен соединен с вторым выходом блока управления, а второй вход объединен c входом управления первого ключа и соединен с выходом блока формирования времени интегрирования опорного напряжения, второй вход которого соединен с выходом порогового элемента и объединен с вторым входом элемента ИЛИ, третий вход соединен с третьим выходом блока управления, четвертый вход с выходом компаратора и объединен с вторым входом блока управления, четвертый выход которого соединен с управляющим входом второго переключателя, а пятый выход с входом управления второго ключа, с третьим входом элемента ИЛИ и является выходной шиной готовности результата преобразования, второй интегрирующий элемент включен между выходом и инфоpмационным входом третьего ключа, последний из которых объединен с входом первого токоограничивающего резистивного элемента, а управляющий вход третьего ключа соединен с первым входом бока управления, четвертый выход которого соединен с управляющим входом четвертого ключа, выход которого соединен с входом интегратора, а информационный вход объединен с вторым информационным входом второго переключателя и является шиной входного напряжения. This combined integration ADC contains an integrator, the input of which is connected to the outputs of the first key and the first current-limiting resistive element and combined with the information input of the second key, the output of which is combined with the output of the integrator and connected to the first inputs of the threshold element and the comparator, the second input of which is connected to the output of the third key and is a bus of zero potential, and through the first integrating element is combined with the second input of the threshold element and connected to the output of the first For the first and second information inputs of which are connected respectively to the outputs of the voltage divider and current source, the inputs of which are combined with the information input of the first key and are the voltage reference bus, and the control input of the first switch is connected to the output of the trigger, the zero input of which is connected to the output of the OR element , and a single input with the first output of the control unit and combined with the input of the installation of the counter zero code, the outputs of which are the output bus of the conversion result, and the installation input the initial state is combined with the first inputs of the control unit, the unit for forming the integration time of the reference voltage and the OR element and is a synchronization bus, the counter input of the counter is connected to the output of the And element, the first input of which is connected to the second output of the control unit, and the second input is combined with the control input the first key and is connected to the output of the unit for forming the integration time of the reference voltage, the second input of which is connected to the output of the threshold element and combined with the second input of the element OR, the third input is connected to the third output of the control unit, the fourth input is with the output of the comparator and combined with the second input of the control unit, the fourth output of which is connected to the control input of the second switch, and the fifth output is with the control input of the second key, with the third input of the OR element and is the output bus of readiness of the conversion result, the second integrating element is connected between the output and the information input of the third key, the last of which is combined with the input of the first current-limiting resistive about the element, and the control input of the third key is connected to the first input of the control side, the fourth output of which is connected to the control input of the fourth key, the output of which is connected to the integrator input, and the information input is combined with the second information input of the second switch and is the input voltage bus.
В АЦП-прототипе в течение времени Т22 окончания разынтегрирования, которое необходимо для получения результата преобразования после окончания Т1, выполняется интегрирование входного напряжения с помощью дополнительного интегрирующего элемента, а затем величина этого интервала передается в основной интегратор, осуществляющий интегрирование входного напряжения в следующем Т1 такте его измерения. Благодаря этому результаты преобразования соответствуют интегралам входного напряжения такты Т1 работы АЦП без каких-либо пропусков между ними.In the ADC prototype during the time T 22 the end of the disintegration, which is necessary to obtain the conversion result after the end of T 1 , the input voltage is integrated using an additional integrating element, and then the value of this interval is transferred to the main integrator, which integrates the input voltage in the next T 1 measure of its measurement. Due to this, the conversion results correspond to the integrals of the input voltage of the clock cycle T 1 of the ADC without any gaps between them.
Исключение этих временных пропусков и прерываний интегрирования входного напряжения между тактами работы АЦП совмещенного интегрирования обеспечивает повышенную точность его работы. The elimination of these time passes and interruptions in the integration of the input voltage between the clock cycles of the ADC combined integration provides increased accuracy of its operation.
Однако имеет недостаток на точность результата преобразования известного АЦП оказывают влияние три составляющие погрешности. Во-первых, погрешность δ1 ключа, осуществляющего отключение входного напряжения от интегратора. Эта погрешность обусловлена динамическими ошибками переключения напряжения и остаточным сопротивлением замкнутого ключа.However, there is a drawback on the accuracy of the conversion result of a known ADC, three components of the error affect. Firstly, the error δ 1 of the key, which disconnects the input voltage from the integrator. This error is due to dynamic voltage switching errors and residual resistance of the closed key.
Во-вторых, погрешность δ2 переключателя, осуществляющего подключение входного напряжения к дополнительному интегрирующему элементу. Эта погрешность аналогична δ1 ключа.Secondly, the error δ 2 of the switch, which connects the input voltage to an additional integrating element. This error is similar to δ 1 key.
В-третьих, погрешность δ3 дополнительного интегрирующего элемента, который выполнен в видe RC-цепи и имеет выходное напряжение Uc U1-e, где τ= RC.Thirdly, the error δ 3 of the additional integrating element, which is made in the form of an RC circuit and has an output voltage U c U 1st where τ = RC.
Накопленный в нем за время Т22 заряд Qсп U1-e будет отличаться от заряда, который был бы получен в основном интеграторе за это время: Qи= Т22. Разность этих зарядов определяет величину погрешности Qδп:
Qδп= Qи-Qсп= T22-1-e .The charge Q sp U accumulated in it during T 22 1st will differ from the charge that would be received in the main integrator during this time: Q and = T 22 . The difference of these charges determines the value of the error Q δп :
Q δn = Q and -Q cn = T 22 - 1st .
С учетом, что в прототипе τ= Т1, а величина Т22 составляет Кп часть от Т1, получим:
Qδп= TKп-1+e.Given that in the prototype τ = T 1 , and the value of T 22 is K p part of T 1 , we get:
Q δп = T K p -1 + e .
Заряд основного интегратора при интегрировании Uх за время Т1 будет равен Q1 Т1, относительно которого Qδп будет иметь погрешность δ3= = (Кп 1 + e-Kn). Эта погрешность входит в результат преобразования и совместно с погрешностями δ1 и δ2 снижает точность работы АЦП.The charge of the main integrator during the integration of U x during the time T 1 will be equal to Q 1 T 1 , relative to which Q δп will have an error δ 3 = = (K p 1 + e -K n). This error is included in the conversion result and together with the errors δ 1 and δ 2 reduces the accuracy of the ADC.
Устранение или уменьшение этих погрешностей задача данного предложения, при осуществлении которого может быть получен технический результат, состоящий в повышении точности работы АЦП совмещенного интегрирования. The elimination or reduction of these errors is the task of this proposal, the implementation of which can be obtained a technical result, consisting in improving the accuracy of the ADC combined integration.
Этот технический эффект достигается тем, что в аналого-цифровой преобразователь совмещенного интегрирования, содержащий интегратор, вход которого соединен с выходами первого ключа и первого токоограничивающего резистивного элемента и объединен с информационным входом второго ключа, выход которого объединен с выходом интегратора и соединен с первыми входами порогового элемента и компаратора, второй вход которого подключен к выходу третьего ключа и является шиной нулевого потенциала, а через первый интегрирующий элемент объединен с вторым входом порогового элемента и подключен к выходу первого переключателя, первый и второй информационные входы которого соединены соответственно с выходами делителя напряжения и источника тока, входы которых объединены с информационным входом первого ключа и являются шиной опорного напряжения, а управляющий вход первого переключателя соединен с выходом триггера, нулевой вход которого соединен с выходом элемента ИЛИ, а единичный вход с первым выходом блока управления и объединен с входом установки нулевого кода счетчика, выходы которого являются выходной шиной результата преобразования, а вход установки исходного состояния объединен с первыми входами блока управления, блока формирования времени интегрирования опорного напряжения и элемента ИЛИ и является шиной синхронизации, счетный вход счетчика соединен с выходом элемента И, первый вход которого соединен с вторым выходом блока управления, а второй вход объединен с входом управления первого ключа и соединен с выходом блока формирования времени интегрирования опорного напряжения, второй вход которого соединен с выходом порогового элемента и объединен с вторым входом элемента ИЛИ, третий вход соединен с третьим выходом блока управления, четвертый вход с выходом компаратора и объединен с вторым входом блока управления, четвертый вход с выходом компаратора и объединен с вторым входом блока управления, четвертый выход которого соединен с управляющим входом второго переключателя, а пятый выход с входом управления второго ключа, с третьим входом элемента ИЛИ и является выходной шиной готовности результата преобразования, второй интегрирующий элемент, введены второй токоограничивающий pезистивный элемент и управляемый напряжением источник тока, вход которого является шиной входного напряжения и объединен с входом первого токоограничивающего резистивного элемента, а выход соединен с информационным входом третьего ключа и с первым информационным входом второго переключателя, второй информационный вход которого соединен через второй токоограничивающий резистивный элемент с шиной нулевого потенциала, выход через второй интегрирующий элемент с входом интегратора, а управляющий вход объединен с управляющим входом третьего ключа. This technical effect is achieved by the fact that in an analog-to-digital converter of integrated integration, comprising an integrator, the input of which is connected to the outputs of the first key and the first current-limiting resistive element and combined with the information input of the second key, the output of which is combined with the output of the integrator and connected to the first inputs of the threshold element and comparator, the second input of which is connected to the output of the third key and is a bus of zero potential, and through the first integrating element is combined with the input of the threshold element and is connected to the output of the first switch, the first and second information inputs of which are connected respectively to the outputs of the voltage divider and current source, the inputs of which are combined with the information input of the first key and are the voltage reference bus, and the control input of the first switch is connected to the trigger output , the zero input of which is connected to the output of the OR element, and the single input with the first output of the control unit and combined with the input of setting the counter zero code, the outputs are They are the output bus of the conversion result, and the input of the initial state setting is combined with the first inputs of the control unit, the unit for generating the integration time of the reference voltage and the OR element, and it is a synchronization bus, the counter input of the counter is connected to the output of the And element, the first input of which is connected to the second output of the block control, and the second input is combined with the control input of the first key and connected to the output of the unit for forming the integration time of the reference voltage, the second input of which is connected with the output of the threshold element and combined with the second input of the OR element, the third input is connected to the third output of the control unit, the fourth input with the output of the comparator and combined with the second input of the control unit, the fourth input with the output of the comparator and combined with the second input of the control unit, the fourth output of which connected to the control input of the second switch, and the fifth output with the control input of the second key, with the third input of the OR element and is the output bus of readiness of the conversion result, the second integrating The second current-limiting resistive element and a voltage-controlled current source are introduced, the input of which is the input voltage bus and combined with the input of the first current-limiting resistive element, and the output is connected to the information input of the third switch and to the first information input of the second switch, the second information input of which is connected through the second current-limiting resistive element with a bus of zero potential, the output through the second integrating element with the input of the integrator, and controlling th input is combined with the control input of the third switch.
Блок формирования времени интегрирования опорного напряжения выполнен на триггере, формирователе импульсов, элементе И, первом и втором элементах ИЛИ, причем выход триггера является выходом блока, а единичный и нулевой входы соединены соответственно с выходами элемента И и первого элемента ИЛИ, первый вход которого является первым входом блока, а второй вход подключен к выходу формирователя импульсов, вход которого является четвертым входом бока и объединен с первым входом элемента И, второй вход которого подключен к выходу второго элемента ИЛИ, первый и второй входы которого являются соответственно вторым и третьим входами блока. The unit for forming the integration time of the reference voltage is made on a trigger, a pulse shaper, an AND element, the first and second OR elements, the trigger output being the output of the unit, and the single and zero inputs connected to the outputs of the And element and the first OR element, the first input of which is the first the input of the unit, and the second input is connected to the output of the pulse shaper, the input of which is the fourth input of the side and combined with the first input of the And element, the second input of which is connected to the output of the second cient OR, the first and second inputs of which are respectively the second and third block inputs.
Блок управления выполнен на счетчике, генераторе импульсов, триггере, двух формирователях импульсов, элементах И и ИЛИ, причем первым входом блока является первый вход первого элемента ИЛИ и входы установки в исходное состояние счетчика и генератора импульсов, счетный вход первого из которых соединен с выходом второго и является вторым выходом блока, выход переполнения счетчика подключен к нулевому входу триггера и является третьим выходом блока, а выходы старших разрядов счетчика подсоединены соответствующим входам элемента И, выход которого соединен с входом первого формирователя импульсов, выход которого является первым выходом блока, пятым выходом которого является выход первого элемента ИЛИ, который объединен с единичным входом триггера, выход которого является четвертым выходом блока и соединен с первым входом второго элемента ИЛИ, второй вход которого является вторым входом блока, а выход через второй формирователь импульсов подсоединен к второму входу первого элемента ИЛИ. The control unit is made on the counter, pulse generator, trigger, two pulse shapers, AND and OR elements, the first input of the block being the first input of the first OR element and the installation inputs to the initial state of the counter and pulse generator, the counting input of the first of which is connected to the output of the second and is the second output of the block, the output of the counter overflow is connected to the zero input of the trigger and is the third output of the block, and the outputs of the highest bits of the counter are connected to the corresponding inputs of the element And, the output to is connected to the input of the first pulse former, the output of which is the first output of the block, the fifth output of which is the output of the first OR element, which is combined with a single input of the trigger, the output of which is the fourth output of the block and connected to the first input of the second OR element, the second input of which is the second input of the block, and the output through the second pulse shaper is connected to the second input of the first OR element.
При выборе и поиске аналогов и прототипа среди просмотренных технических решений не были обнаружены признаки, которые сходны с отличительными признаками заявляемого технического решения. When choosing and searching for analogues and prototype among the viewed technical solutions were not found signs that are similar to the distinctive features of the proposed technical solution.
В предлагаемом техническом решении задача по устранению недостатка прототипа решается путем формирования тока Iу с помощью управляемого напряжения источника втекающего тока и подключения его на время Т22 к основному интегратору. Благодаря этому в течение Т22 ток Ix=, который получается в результате преобразования Uх с помощью входного резистора интегратора, компенсируется током Iy, что эквивалентно его отключению от интегратора, и ключ, выполняющий в прототипе эту функцию, не требуется. Ток Iy поступает на вход интегратора через интегрирующий элемент, в котором за время Т22накапливается заряд Qс Iy ˙T22 T22.In the proposed technical solution, the problem of eliminating the disadvantage of the prototype is solved by forming a current I at using the controlled voltage of the source of the incoming current and connecting it for a time T 22 to the main integrator. Due to this, during T 22, the current I x = , which is obtained as a result of the conversion of U x using the integrator input resistor, is compensated by the current I y , which is equivalent to disconnecting it from the integrator, and the key that performs this function in the prototype is not required. The current I y applied to the input of the integrator through an integrating element, which during the time T 22 accumulates charge Q with I y ˙T 22 T 22 .
Заряд Qс в отличие от прототипа не имеет составляющую погрешности Qδп и он затем передается в интегратор, дополняя общий заряд его конденсатора до величины Q1 Т1, в которой погрешность, присущая прототипу, отсутствует. Это обеспечивает повышение точности АЦП совмещенного интегрирования.The charge Q s , unlike the prototype, does not have an error component Q δп and then it is transferred to the integrator, supplementing the total charge of its capacitor to the value Q 1 T 1 , in which the error inherent in the prototype is absent. This provides improved accuracy of the integrated integration ADC.
На фиг.1, 2 и 3 приведены блок-схемы АЦП, блока управления и блока формирования времени интегрирования опорного напряжения; на фиг.4 временная диаграмма их работы; на фиг.5 схема управляемого напряжением источника тока. Figure 1, 2 and 3 shows the block diagram of the ADC, the control unit and the unit for forming the integration time of the reference voltage; figure 4 is a timing diagram of their work; 5 is a diagram of a voltage controlled current source.
АЦП (фиг.1) содержит шины опорного 1 и входного 2 напряжений, общую шину 3, входную шину 4 синхронизации, выходные шины 5 результата преобразования и шину 6 его готовности, интегратор 7, например, выполненный на операционном усилителе с конденсатором в цепи обратной связи, компаратор 8 и пороговый элемент 9, источник тока 10 и делитель напряжения 11, триггер 12 и счетчик 13, элементы И 14 и ИЛИ 15, интегрирующие элементы 16 и 17, например, выполненные на конденсаторах, резистивные элементы 18 и 19, переключатели 20 и 21, у которых при отсутствии сигнала на управляющем входе замкнуты первый вход и выход, а при его наличии второй вход и выход; ключи 22, 23 и 24, первый из которых имеет резистор, каждый из них при наличии сигнала на управляющем входе замкнут, а при его отсутствии разомкнут; блок 25 формирования времени интегрирования опорного напряжения; блок 25 формирования времени интегрирования опорного напряжения; блок управления 26 и управляемый напряжением источник 27 втекающего тока. The ADC (Fig. 1) contains the reference bus 1 and the
Блок управления 26 (фи.2) содержит счетчик 28, триггер 29, формирователи импульсов 30 и 31, элементы И 32 и ИЛИ 33 и 34, генератор импульсов 35. The control unit 26 (fi.2) contains a
Блок 25 формирования времени интегрирования (фиг.3) содержит формирователь импульсов 36, элементы И 37 и ИЛИ 38 и 39, триггер 40.
На временной диаграмме фиг.4 обозначены: 41 и 42 импульсы переполнения счетчика 28 и формирователя 31; 43, 44 и 45 сигналы на выходах триггеров 29, 40 и 12; 46 и 47 сигналы на выходах интегратора 7 и интегрирующего элемента 16; 48 заряд в интегрирующем элементе 9 и элемента ИЛИ 34; 52 импульс формирователя 36; 53 импульсы готовности результата преобразования, 54 импульс синхронизации работы АЦП. On the time diagram of figure 4 are indicated: 41 and 42 pulses of
Источник 27 втекающего тока содержит операционные усилители 55,56, транзисторы 57, 58, 59, первый из них полевой транзистор; диоды 60-64; резисторы 65, 66, 67. The incoming
В АЦП шина 1 соединена с информационным входом ключа 22 и через делитель 11 и источник тока 10 соответственно с первым и вторым входами переключателя 20, шина 2 через первый токоограничивающий резистивный элемент 18 с входом интегратора 7, информационным входом ключа 23, с входом второго интегрирующего элемента 17 и с выходом ключа 22 и через источник тока 27 с информационным входом ключа 24 и с первым информационным входом переключателя 21, шина 3 с выходом ключа 24, с вторым входом компаратора 8, через элемент 19 с вторым информационным входом переключателя 21 и через элемент 16 с вторым входом порогового элемента 9 и с выходом переключателя 20, шина 4 с первыми входами блоков 25, 26 и элемента ИЛИ 15 и с входом установки исходного состояния счетчика 13, шина 5 с выходами счетчика 13, шина 6 с пятым выходом блока 26, с третьим входом элемента ИЛИ 15 и с управляющим входом ключа 23, выход которого соединен с выходом интегратора 7 и с первыми входами компаратора 8 и порогового элемента 9, выход компаратора 8 соединен с вторым входом блока 26 и с четвертым входом блока 25, а выход элемента 9 с вторыми входами элемента ИЛИ 15 и блока 25, третий вход которого соединен с третьим выходом блока 26, а выход с управляющим входом ключа 22 и с вторым входом элемента И 14, первый вход которого соединен с вторым выходом блока 26, а выход со счетным входом счетчика 13, вход установки нулевого кода которого соединен с первым выходом блока 26 и с единичным входом триггера 12, нулевой вход которого соединен с выходом элемента ИЛИ 15, а выход с управляющим входом переключателя 20, выход элемента 17 объединен с выходом переключателя 21, управляющий вход которого соединен с одноименным входом ключа 24 и с четвертым выходом блока 26. In the ADC, bus 1 is connected to the information input of the
Предлагаемый АЦП работает следующим образом. Как и в прототипе, интегрирование входного напряжения Uх выполняется в течение времени Т1, которое формируется с помощью счетчика 28 по импульсам частоты f генератора 35.The proposed ADC works as follows. As in the prototype, the integration of the input voltage U x is performed during the time T 1 , which is formed using the
Емкость счетчика 28 равна q Nо, где q, Uo опорное напряжение, Um максимальное значение Ux, и импульсы 41 его переполнения возникают через I1 q. По этим импульсам выполняются такты измерения Uх. Напряжение Uх проходит через первый токоограничивающий резистивный элемент 18, преобразующий напряжение Uх в ток Iх . Ток Iх интегрируется интегратором 7, который устанавливается в нулевое состояние с помощью ключа 23, шунтирующего его конденсатор, по сигналу 53 готовности результата преобразования прошедшего такта измерения Uх.The capacity of the
В текущем такте Т1 на выходе интегратора 7, у которого τ= RC, появляется напряжение 46, равное Uп(t) U, а на выходе компаратора 8 появится сигнал 49. На выходе элемента 16 и на втором входе порогового элемента 9 напряжение 47 будет равно Uс(t) Uд, где Uд напряжение делителя 11, выход которого подключен к элементу 16 с помощью переключателя 20 в течение времени Т01 до появления импульса 42 формирователя 31, срабатывающего при смене определенного кода в старших разрядах счетчика 28.In the current cycle T 1 at the output of the
Величина этого времени выбирается равной: Т01 (1 ) Т1, а величина напряжения U 1 Um= 1 .The value of this time is chosen equal to: T 01 (1 ) T 1 , and the magnitude of the voltage U 1 U m = 1 .
Импульс 42 устанавливает в единичное состояние триггер 12, его сигнал 45 с помощью переключателя 20 подключает к интегрирующему элементу 16 источники тока 10, напряжение 47 на котором начинает изменяться по линейному закону со скоростью V: Uсп(t) -Uд(1-Vt). Величина V выбирается из условия, чтобы к окончанию Т1 Uсп(T1) 0, и она обеспечивается соответствующими величинами тока источниками 10 и емкости элемента 16.The
Этому условию соответствует величина V:
V q1 1 .The value V corresponds to this condition:
V q 1 1 .
При Ux Um через время Т01 на выходе интегратора 7 благодаря выбору соответствующего коэффициента интегрирования образуется напряжение Uп(Т01) Um (1 ), т.е. напряжение, равное Uд, и произойдет срабатывание порогового элемента 9. Для других значений Uхэто произойдет позже при Uп(t) Uсп(t), и в эти моменты времени будет формироваться сигнал 50.When U x U m after a time T 01 at the output of the
Сигнал 50 установит через элемент ИЛИ 15 в нулевое состояние триггер 12 и через элементы ИЛИ 39 и И 37 в единичное состояние триггер 40. Снятие сигнала 45 в триггере 12 отключает источник тока 10 от элемента 16, на котором восстанавливается напряжение Uд. С появлением сигнала 44 на выходе триггера 40 к интегратору 7 с помощью ключа 22, имеющего резистор R, подключается опорное напряжение -Uо, которое преобразуется в ток -Iо . Так начинается совмещенное интегрирование суммарного тока
(Ix-Io) (Ux-Uo).The
(I x -I o ) (U x -U o ).
Одновременно с этим сигнал 44 разрешает работу элемента И 14, через который импульсы f генератора 35 поступают на счетный вход счетчика 13, где формируется новый код Х результата преобразования после установки его в исходное состояние импульсом 42. At the same time, the
Совмещенное интегрирование продолжается в течение времени Т21 до окончания Т1, когда по снятию сигнала 43 ключ 24 размыкается, а переключатель 21 подключает ток с выхода источника тока 27 через элемент 17 к входу интегратора 7. Источник тока 27 на выходе формирует втекающий ток величиной Iy .Combined integration continues for a period of time T 21 until the end of T 1 , when the
Поэтому суммирование тока от Uх, протекающего через элемент 18 и равного Iх , с током Iу, равным по величине Iх, приводит к тому, что в интегратор 7 дополнительно к току Iо тока не поступает. С этого момента в последнем выполняется разынтегрирование оставшегося напряжения до нуля током Iо за время Т22. В течение этого времени, как и в Т21, в счетчик 13 будут поступать импульсы f и в нем будет сформирован окончательный результат преобразования X Т2˙f, где T2 (T21 + T22) время, равное длительности сигнала 44. Это время Т2заканчивается по снятию сигнала 49 в компараторе 8, по которому формируется формирователем 36 импульс 52, который устанавливает через элемент ИЛИ 38 нулевое состояние в триггере 40.Therefore, the summation of the current from U x flowing through
После снятия в элементе ИЛИ 34 сигнала 49 или сигнала 43, если на выходе компаратора 8 к окончанию Т1 имеет место нулевой уровень сигнала 49, по сигналу 51 запускается формирователь 30. Длительность его импульса 53 превышает длительность импульса 52 и этот импульс информирует по шине 6 о готовности нового результата преобразования Х в счетчике 13 и на шине 5. Он же используется для установки в нулевое состояние интегратора 7 (с помощью ключа 23) и триггера 12 (через элемент ИЛИ 15).After the
Если в выполняемом такте измерения интегрирование Uх началось сразу с Т1, т.е. в предыдущем такте Т22 0, то заряд конденсатора в интеграторе 7 от Uх за время Т1 скомпенсирован зарядом от Uо за время Т2, откуда T1- T2= 0. Используя значения Т1 q и Т2 x/f, получим x ·qNo= ·No= где Δ квант АЦП.If in the performed measurement step the integration of U x started immediately with T 1 , i.e. in the previous step T 22 0, then the charge of the capacitor in the
При наличии в предыдущем такте измерения времени Т22, которое уже относится к началу выполняемого нового такта измерения, ток -Iу от источника 27 заряжает элемент 17, в котором накопится заряд 48, равный Qc Iy ˙T22 T22. Этот заряд с появлением сигнала 43 в течение последующего времени передается в конденсатор интегратора 7, так как переключатель 21 отключает от элемента 17 ток Iх и подключает к нему резистор 19, соединенный с общей шиной. Во время действия сигнала 43 ключ 24 замкнут и ток Iх от источника 27 течет в общую шину, поддерживая выходное напряжение близким к нулю.If there is a previous cycle measuring time T 22, which has already executed relates to top new measurement cycle, -I y from the
Поэтому за время Т1 общий заряд конденсатора интегратора 7 будет соответствовать величине, получаемой при непрерывном интегрировании Uхв течение Т1 действительно, этот заряд будет равен:
Qc+ (T1-T22) ·T22+ (T1-T22) ·T1
Благодаря этому независимо от наличия или отсутствия Т22 от предыдущего такта измерения Uх в текущем такте будет получен результат преобразования X , который соответствует измерению входного напряжения за время Т1, и между отдельными тактами интегрирования нет потерь информации о Uх в течение времени Т22.Therefore, during the time T 1, the total charge of the capacitor of the
Q c + (T 1 -T 22 ) T 22 + (T 1 -T 22 ) T 1
Due to this, regardless of the presence or absence of T 22 from the previous measurement step U x in the current cycle, the result of the conversion X , which corresponds to the measurement of the input voltage during the time T 1 , and between the individual integration clocks there is no loss of information about U x during the time T 22 .
В предлагаемом АЦП имеется режим работы, обеспечивающий прерывание совмещенного интегрирования при срабатывании компаратора 8 до окончания Т1. В этом случае сигнал 44 снимается и продолжается интегрирование только Uх, а затем по окончании Т1 вновь устанавливается в единичное состояние триггер 40 импульсом 41, проходящим через элементы ИЛИ 39 и И 37.The proposed ADC has a mode of operation that interrupts the combined integration when the
В АЦП имеется также режим запуска его в работу по импульсу 54 внешней синхронизации, по которому выполняемый такт измерения прерывается и начинается новое измерение за время Т1, начиная с этого момента времени. По импульсу 54 устанавливаются нулевые коды в счетчиках 13 и 23 и в триггере 12 (через элемент ИЛИ 15), устанавливаются исходные состояния в генераторе 35 и интеграторе 7 с помощью ключа 23, устанавливается в единичное состояние триггер 29, а его сигнал 43 с помощью ключа 22 и переключателя 21 обеспечивает исходный режим работы источника 27 и цепи, состоящей из элементов 17 и 19. Так начинается новый такт измерения Uх за время Т1 по импульсу внешней синхронизации.In the ADC there is also a mode of starting it up in operation according to an
При реализации предлагаемого АЦП управляемый напряжением источник втекающего тока может быть выполнен, например, по схемам управляемых источников, приведенным на рис.1,26,а и б), в книге Шило В.Л. Функциональные аналоговые интегральные микросхемы. М. Радио и связь, 1982, стр.46. Вторая из этих схем имеет более высокую точность, погрешность ее работы не превышает 0,1%
Аналогичная ей схема, которую целесообразно использовать в предлагаемом АЦП, приведена на фиг. 5. В ней с помощью резистора 65 с величиной сопротивления R входное напряжение Uх преобразуется в ток Iх , который поступает на инвертирующий вход операционного усилителя 55 с выходным каскадом на полевом транзисторе 57, включенном в цель отрицательной обратной связи этого усилителя. На выходе транзистора 57 поддерживается ток Iх, независимо от величины напряжения, которое образуется от этого тока на сопротивлении нагрузки. В качестве последней используется резистор 67, включенный между неинвертирующим входом операционного усилителя 56 и напряжением питания, которое подается от -Епит и уменьшено на падение напряжения на четырех диодах 61 64. Между этим же питанием и инвертирующим входом усилителя 56 включен резистор 66, через который протекает ток выходного каскада на составном транзисторе 58 и 59, включенном в цепь отрицательной обратной связи. При равенстве величин сопротивлений резисторов 66 и 67 (например, их величина равна R) выходной ток будет поддерживаться равным Iу , благодаря обеспечению усилителем 56 равенства напряжений на резисторах 66 и 67. Выходной каскад усилителя 56 на транзисторах 58 и 59 определяет характеристику источника тока, при этом его выходной ток является втекающим и допускает работу на нагрузку, подключенную к общей шине, что и требуется в схеме предлагаемого АЦП.When implementing the proposed ADC, a voltage-controlled source of incoming current can be performed, for example, according to the schemes of controlled sources shown in Fig. 1.26, a and b), in the book Shilo V.L. Functional analog integrated circuits. M. Radio and Communications, 1982, p. 46. The second of these schemes has higher accuracy, the error of its operation does not exceed 0.1%
A similar circuit, which is expedient to use in the proposed ADC, is shown in FIG. 5. In it, using a
При наличии в управляемом напряжением источнике втекающего тока погрешности преобразования Uх в ток Iу, равной 0,1% в заряде Qс будет возникать погрешность Qδ= Т22˙10-3, которая приведет к погрешности относительно заряда Q1 интегратора δ Kп˙10-3. В прототипе эта погрешность была равна δ3=(Kn-1+e-Kn), поэтому она уменьшена в αраз, где α · 10-3.If there is an error in the conversion of U x into a current I y equal to 0.1% in the charge Q s in the voltage-controlled source of the incoming current, an error Q δ = will occur T 22 ˙10 -3 , which will lead to an error with respect to the charge Q 1 of the integrator δ K p ˙ 10 -3 . In the prototype, this error was equal to δ 3 = (K n -1 + e -K n), therefore, it is reduced by α times, where α · 10 -3 .
Наибольшие величины Т22 возникают из-за наличия помехи, наложенной на входной сигнал Uх, и они могут составлять 5-10 от Т1, т.е. Kп 0,05 0,1. Для этих значений Кп величина α будет равна α 12-48 или погрешность δ3 прототипа для этого диапазона изменения Кп уменьшается от 12 до 48 раз.The largest values of T 22 arise due to the presence of interference superimposed on the input signal U x , and they can be 5-10 from T 1 , i.e. K p 0.05 0.1. For these values of K p the value of α will be equal to α 12-48 or the error δ 3 of the prototype for this range of changes in K p decreases from 12 to 48 times.
Погрешность δ1 прототипа полностью исключена, так как отключение напряжения Uх от интегратора не выполняется.The error δ 1 of the prototype is completely excluded, since the disconnection of the voltage U x from the integrator is not performed.
Погрешность δ2 переключателя напряжения Uх в цепи формирования заряда Qс прототипа значительно уменьшена, так как в предлагаемом АЦП этот переключатель работает в режиме переключения токов, что позволяет снизить его динамические ошибки и исключить ошибки от остаточных сопротивлений между замкнутыми входами и выходом.The error δ 2 of the voltage switch U x in the charge generation circuit Q from the prototype is significantly reduced, since in the proposed ADC this switch operates in the current switching mode, which reduces its dynamic errors and eliminates errors from residual impedances between closed inputs and output.
Таким образом, благодаря как исключению, так и существенному уменьшению погрешностей прототипа, в заявляемом АЦП совмещенного интегрирования решается поставленная задача: устраняется недостаток прототипа и повышается точность работы АЦП. Thus, due to both the exception and the significant reduction of the prototype errors, the claimed integrated analog-to-digital conversion ADC solves the problem posed: the prototype’s disadvantage is eliminated and the accuracy of the ADC is improved.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU5038074 RU2036559C1 (en) | 1992-04-17 | 1992-04-17 | Joint-integration analog-to-digital converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU5038074 RU2036559C1 (en) | 1992-04-17 | 1992-04-17 | Joint-integration analog-to-digital converter |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2036559C1 true RU2036559C1 (en) | 1995-05-27 |
Family
ID=21602233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU5038074 RU2036559C1 (en) | 1992-04-17 | 1992-04-17 | Joint-integration analog-to-digital converter |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2036559C1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2571618C1 (en) * | 2014-10-23 | 2015-12-20 | Федеральное государственное бюджетное учреждение науки Ордена Ленина и Ордена Октябрьской революции Институт геохимии и аналитической химии им. В.И. Вернадского Российской академии наук (ГЕОХИ РАН) | Analog integrator |
RU2604682C1 (en) * | 2015-09-14 | 2016-12-10 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) | Rs flip-flop |
-
1992
- 1992-04-17 RU SU5038074 patent/RU2036559C1/en active
Non-Patent Citations (2)
Title |
---|
1. Авторское свидетельство СССР N 1695503, кл. H 03M 1/52, 1989. * |
2. Авторское свидетельство СССР N 1785075, кл. H 03M 1/52, 1991. * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2571618C1 (en) * | 2014-10-23 | 2015-12-20 | Федеральное государственное бюджетное учреждение науки Ордена Ленина и Ордена Октябрьской революции Институт геохимии и аналитической химии им. В.И. Вернадского Российской академии наук (ГЕОХИ РАН) | Analog integrator |
RU2604682C1 (en) * | 2015-09-14 | 2016-12-10 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) | Rs flip-flop |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4587477A (en) | Binary scaled current array source for digital to analog converters | |
EP0289081B1 (en) | Digital-to-analog converter | |
WO2004032330A1 (en) | Pulse width modulation analog to digital conversion | |
JPH0783267B2 (en) | Device for converting a binary signal into a DC signal proportional thereto | |
GB2201057A (en) | Multi-slope analogue to digital converters | |
RU2036559C1 (en) | Joint-integration analog-to-digital converter | |
US5323156A (en) | Delta-sigma analog-to-digital converter | |
US5043729A (en) | Decoder for delta-modulated code | |
US4775841A (en) | Voltage to frequency conversion circuit with a pulse width to period ratio proportional to input voltage | |
CA1288138C (en) | Clock-controlled pulse width modulator | |
EP0089158B1 (en) | Clock controlled dual slope voltage to frequency converter | |
US5148171A (en) | Multislope continuously integrating analog to digital converter | |
US4847620A (en) | Clock-controlled voltage-to-frequency converter | |
US4661803A (en) | Analog/digital converter | |
RU2012130C1 (en) | Integrating a-d converter | |
RU2007029C1 (en) | Analog-to-digital converter with intermediate conversion to frequency | |
US5053729A (en) | Pulse-width modulator | |
SU1587633A1 (en) | Analog signal-to-frequency converter with pulse feedback | |
SU1388989A2 (en) | A-d converter | |
RU2013001C1 (en) | Code-to-voltage converter | |
RU2062549C1 (en) | Analog-to-digital converter | |
SU1370740A1 (en) | Shaper of triangular voltage | |
JPS5817728A (en) | Composite type analog-to-digital converter | |
SU1182542A1 (en) | Element with controlled conduction | |
RU1785075C (en) | Analog-digit integrating compatible converter |