RU2062549C1

RU2062549C1 - Analog-to-digital converter

Info

Publication number: RU2062549C1
Authority: RU
Inventors: Л.М. Лукьянов
Priority date: 1992-09-30
Filing date: 1992-09-30
Publication date: 1996-06-20

Abstract

FIELD: pulse devices. SUBSTANCE: device has converter of voltage to pulse frequency, two counters, reverse counter, two flip-flops, pulse generator, three AND gates, two gates, logical and analog inverters, delay gate, OR gates, controlled pulse generator and voltage scaling circuit. EFFECT: increased precision due to elimination of additional error. 2 dwg

Description

Изобретение относится к области импульсной техники, в частности, к аналого-цифровым преобразователям с промежуточным преобразованием в частоту импульсов. The invention relates to the field of pulse technology, in particular, to analog-to-digital converters with intermediate conversion to a pulse frequency.

Изобретение может быть использовано в устройствах сбора аналоговой информации систем контроля и управления технологическими процессами и испытаниями, выполняемых на основе средств вычислительной техники. The invention can be used in devices for collecting analog information of control systems for technological processes and tests, performed on the basis of computer technology.

Широко известны аналого-цифровые преобразователи АЦП, в которых выполняется промежуточное преобразование с помощью преобразователя напряжения в частоту импульсов ПНЧ с интегрированием входного напряжения, например, книга В.Г.Балакай, И.П.Крюк и Л.М.Лукьянов Интегральные схемы АЦП и ЦАП, М. Энергия, 1978 г. стр. 69 75. В этих АЦП на результат преобразования оказывает влияние изменение коэффициента К преобразования ПНЧ, что снижает их точность работы. Analog-to-digital ADC converters are widely known, in which an intermediate conversion is carried out using a voltage converter to the frequency of the VLF pulses with integration of the input voltage, for example, the book by V.G. Balakai, I.P. Kryuk and L.M. Lukyanov Integrated Circuits of the ADC and DAC, M. Energia, 1978, p. 69 75. In these ADCs, the result of the conversion is affected by a change in the conversion coefficient K of the IFF, which reduces their accuracy.

Поэтому стоит задача по устранению дополнительных погрешностей. На решение этой задачи направлено данное предложение, при реализации которого будет достигнут положительный технический эффект, состоящий в повышении точности работы АЦП. Therefore, the task is to eliminate additional errors. This proposal is aimed at solving this problem, the implementation of which will achieve a positive technical effect, consisting in improving the accuracy of the ADC.

В аналого-цифровой преобразователь, содержащий преобразователь напряжения в частоту импульсов, первый вход которого является шиной нулевого потенциала, первый элемент И, первый вход которого объединен с первыми входами второго и третьего элементов И и подключен к выходу генератора импульсов, выход подключен к счетному входу первого счетчика, вход установки в исходное состояние которого является шиной запуска и объединен с единичным входом первого триггера и входом установки в исходное состояние реверсивного счетчика, выходы которого являются шиной результата преобразования, а суммирующий и вычитающий входы подключены к выходам соответственно третьего и второго элементов И, второй вход которого соединен с единичным выходом первого триггера, отличающийся тем, что в него введены второй счетчик, управляемый генератор импульсов, первый и второй ключи, второй триггер, логический инвертор, элемент задержки, четвертый, пятый и шестой элементы И, элемент ИЛИ, делитель напряжения, аналоговый инвертор, первый и второй переключатели, первый информационный вход последнего из которых является входной шиной преобразуемого напряжения и через аналоговый инвертор подключен к своему второму информационному входу, управляющий вход объединен с единичным выходом второго триггера, с вторым и первым входами соответственно третьего и пятого элементов И, а выход соединен с первым информационным входом первого переключателя, второй информационный вход которого является шиной нулевого потенциала и объединен с информационным входом второго ключа, управляющий вход является входной шиной времени измерения и объединен с вторым и первым входами соответственно первого и шестого элементов И, а выход соединен с вторым входом преобразователя напряжения в частоту импульсов, третий вход которого является шиной готовности результата и объединен с выходом четвертого элемента И, четвертый вход соединен с выходом делителя напряжения, а выход подключен к счетному входу второго триггера, нулевой вход которого объединен с шиной запуска, нулевой выход соединен с третьим и первым входами соответственно второго и четвертого элементов И, второй вход последнего из которых подключен к нулевому выходу первого триггера и к вторым входам пятого и шестого элементов И, выход последнего из которых подключен через логический инвертор к третьим входам третьего и пятого элементов И и к управляющему входу первого ключа, информационный выход которого является шиной опорного напряжения, а выход соединен с первым входом делителя напряжения, второй вход которого подключен к выходу второго ключа, управляющий вход которого объединен с входом управляемого генератора импульсов и с выходом пятого элемента И, четвертый вход которого соединен с выходом элемента ИЛИ, входы которого подключены к соответствующим выходам второго счетчика, счетный вход которого подключен к выходу управляемого генератора импульсов, информационные входы к соответствующим выходам первого счетчика, а вход записи кода через элемент задержки к выходу генератора импульсов, выход переполнения реверсивного счетчика подключен к нулевому входу второго триггера. An analog-to-digital converter containing a voltage to pulse frequency converter, the first input of which is a bus of zero potential, the first element And, the first input of which is combined with the first inputs of the second and third elements And and connected to the output of the pulse generator, the output is connected to the counting input of the first counter, the input of the installation in the initial state of which is the trigger bus and combined with a single input of the first trigger and the input of the installation in the initial state of the reversing counter, the outputs of which are the bus of the result of the conversion, and the summing and subtracting inputs are connected to the outputs of the third and second elements And, the second input of which is connected to the single output of the first trigger, characterized in that a second counter, a controlled pulse generator, first and second keys, and a second trigger, logical inverter, delay element, fourth, fifth and sixth AND elements, OR element, voltage divider, analog inverter, first and second switches, first information input of the last is the input bus of the converted voltage and is connected through its analog inverter to its second information input, the control input is combined with a single output of the second trigger, with the second and first inputs of the third and fifth elements, respectively, and the output is connected to the first information input of the first switch, the second information the input of which is a bus of zero potential and is combined with the information input of the second key, the control input is an input bus of the measurement time and is combined with w the first and sixth inputs of the first And sixth elements, respectively, and the output is connected to the second input of the voltage converter to the pulse frequency, the third input of which is the readiness bus of the result and combined with the output of the fourth element And, the fourth input is connected to the output of the voltage divider, and the output is connected to the counting input of the second trigger, the zero input of which is combined with the start bus, the zero output is connected to the third and first inputs of the second and fourth elements, respectively, the second input of the last of which connected to the zero output of the first trigger and to the second inputs of the fifth and sixth AND elements, the output of the last of which is connected through a logical inverter to the third inputs of the third and fifth AND elements and to the control input of the first key, the information output of which is the voltage reference bus, and the output is connected with the first input of the voltage divider, the second input of which is connected to the output of the second switch, the control input of which is combined with the input of the controlled pulse generator and with the output of the fifth element And, the fourth input which is connected to the output of the OR element, the inputs of which are connected to the corresponding outputs of the second counter, the counting input of which is connected to the output of the controlled pulse generator, the information inputs to the corresponding outputs of the first counter, and the input of the code entry through the delay element to the output of the pulse generator, the overflow output of the reverse counter connected to the zero input of the second trigger.

В предлагаемом техническом решении задача по устранению недостатка прототипа решается благодаря изменению по сравнению с прототипом величин напряжений, участвующих в формировании второй частоты F₂. Напряжение U₀ подключается к ПНЧ только на время, равное периоду t₁ первой частоты F₁. Инвертированное напряжение U_x отключается от ПНЧ с окончанием времени интегрирования T_и, которое задается по внешнему сигналу и выбирается равным или кратным периоду помехи T_п. Окончание периода частоты F₂ формируется в ПНЧ с помощью напряжения U_и, которое соответствует величине T_и. Интервал времени t₂ включения U_и, как будет показано ниже, представляет собой величину, соответствующую напряжению U_x и результату преобразования, который не содержит дополнительных погрешностей от U_п, присущих прототипу при T_и≠T_п.In the proposed technical solution, the task of eliminating the disadvantage of the prototype is solved by changing the voltage values involved in the formation of the second frequency F ₂ compared with the prototype. The voltage U _{0 is} connected to the IF only for a time equal to the period t _{1 of the} first frequency F ₁ . The inverted voltage U _{x is} disconnected from the frequency converter at the end of the integration time T _and , which is set by an external signal and is selected equal to or a multiple of the interference period T _p . The end of the frequency period F ₂ is formed in the IFF using the voltage U _and , which corresponds to the value of T _and . The time interval t _{2 of the} inclusion of U _and , as will be shown below, is a value corresponding to the voltage U _x and the result of the conversion, which does not contain additional errors from U _p inherent in the prototype at T _and ≠ T _p .

На фиг. 1 и 2 приведены блок-схема АЦП и временная диаграмма его работы, АЦП содержит шины преобразуемого 1 и опорного 2 напряжений и нулевого потенциала 3, шины времени измерения 4, запуска 5 АЦП и готовности 6 результата преобразования на выходной шине 7, преобразователь 8 напряжения в частоту импульсов (ПНЧ) в качестве которого, как и в прототипе может быть использован преобразователь, основанный на компенсации эталонного заряда интегрирующего конденсатора преобразуемым напряжением, переключатели 9, 10, у которых первые входы соединены с выходами при отсутствии сигнала на управляющем входе и замкнуты при его наличии, аналоговый инвертор 11, ключи 12 и 13, делитель 14 напряжения, например, выполненный на двух резисторах, генератор 15 импульсов и управляемый генератор 16 импульсов, на выходе которого импульсы возникают и присутствуют при наличии сигнала на входе, первый 17, второй 18 счетчики и реверсивный счетчик 19, имеющий вход суммирования и вычитания числа импульсов, логический инвертор 20, элементы И 21 26, элемент ИЛИ 27, триггеры 28, 29, элемент 30 задержки, на фиг. 2 обозначены 31 и 32 сигналы на входных шинах 5 и 4, 33 импульсы на входе ПНЧ 8, 34 и 35 сигналы на единичных выходах триггеров 29 и 28, 36 и 37 - сигналы на выходах элемента И 26 и инвертора 20, 38 и 39 временные интервалы, в которые разрешена работа элементов И 22 и 23, 40 временной интервал, в течение которого включается в работу и выключается по сигналам элемента ИЛИ 27 генератор 16, 41 сигнал готовности результата преобразования. In FIG. Figures 1 and 2 show the block diagram of the ADC and the time diagram of its operation, the ADC contains buses of the converted 1 and reference 2 voltages and zero potential 3, buses of measurement time 4, start-up of 5 ADCs and readiness 6 of the conversion result on output bus 7, voltage converter 8 pulse frequency (VLF) as which, as in the prototype, a converter based on compensation of the reference charge of the integrating capacitor by the converted voltage can be used, switches 9, 10, in which the first inputs are connected to the outputs at the absence of a signal at the control input and closed when it is present, an analog inverter 11, switches 12 and 13, a voltage divider 14, for example, made on two resistors, a pulse generator 15 and a controlled pulse generator 16, the output of which pulses occur and are present when there is a signal at the input, the first 17, second 18 counters and a reversible counter 19 having an input for adding and subtracting the number of pulses, a logical inverter 20, AND elements 21 26, OR element 27, triggers 28, 29, delay element 30, in FIG. 2, 31 and 32 signals on the input buses 5 and 4, 33 are indicated; pulses at the input of the frequency converter 8, 34 and 35; signals at the unit outputs of flip-flops 29 and 28, 36 and 37 are signals at the outputs of the I 26 element and the inverter 20, 38 and 39 are temporary intervals in which the operation of the elements And 22 and 23, 40 is allowed, the time interval during which the signal 16, 41 the signal of readiness of the conversion result is turned on and off by the signals of the element OR 27.

АЦП работает следующим образом. С окончанием очередного преобразования триггеры 28 и 29 устанавливаются в нулевое состояние и их сигналы с помощью элемента И 21 формируют сигнал 41, который поддерживает исходное состояние интегратора ПНЧ 8 и выключает его из работы. ADC works as follows. With the end of the next conversion, the triggers 28 and 29 are set to zero and their signals using the And 21 element form a signal 41, which maintains the initial state of the IFF integrator 8 and turns it off.

С приходом импульса 31 устанавливаются в исходное нулевое состояние счетчики 17 и 19 и триггер 28, а триггер 29 устанавливается в единичное состояние. Сигнал 41 снимается и разрешается работа ПНЧ 8, на третий вход которого поступает напряжение U_x,так как сигнал на управляющем входе переключателя 10 отсутствует, и U_xпроходит на выход, а сигнал 32 подключает в переключателе 9 к выходу сигнал с выхода переключателя 10. На четвертый вход ПНЧ 8 поступает напряжение U₀, так как сигнал 37 с помощью ключа 12 подает напряжение U₀ на делитель 14, а ключ 13 разомкнут и оно проходит без изменения на его выход. В ПНЧ 8 сигналы третьего и четвертого выходов суммируются и преобразуются в частоту F₁ K(U₀ + U_x), где K коэффициент преобразования ПНЧ 8.With the arrival of the pulse 31, the counters 17 and 19 and the trigger 28 are set to the initial zero state, and the trigger 29 is set to a single state. The signal 41 is removed and the operation of the IFF 8 is enabled, the voltage U _x is supplied to the third input of it, since there is no signal at the control input of switch 10, and U _x passes to the output, and signal 32 connects the signal from switch 10 to the output. The fourth input of the VFD 8 receives the voltage U ₀ , since the signal 37 using the key 12 supplies the voltage U ₀ to the divider 14, and the key 13 is open and it passes without changing its output. In the IFF 8, the signals of the third and fourth outputs are summed and converted to the frequency F ₁ K (U ₀ + U _x ), where K is the conversion coefficient of the IFF 8.

Для одного периода t₁=1/F₁ этой частоты справедливо соотношение F₁t₁=1 или K(U₀ + U_x)t₁=1, откуда можно определить величину U₀t₁=1/K U_xt₁, которая будет использована в выражении для частоты F₂, формируемой ПНЧ 8 после t₁.For one period t ₁ = 1 / F _{1 of} this frequency, the relation F ₁ t ₁ = 1 or K (U ₀ + U _x ) t ₁ = 1 is valid, from which it is possible to determine the value U ₀ t ₁ = 1 / KU _x t ₁ , which will be used in the expression for the frequency F ₂ generated by the IFF 8 after t ₁ .

В течение первого периода t₁ через элемент И 22 в счетчик 19 поступит X₁= t₁•f импульсов f от генератора 15, которые образуют в нем код N₁ N₀ t₁f, где N₀ емкость счетчика 19.During the first period t ₁ through the element And 22 in the counter 19 will receive X ₁ = t ₁ • f pulses f from the generator 15, which form in it the code N ₁ N ₀ t ₁ f, where N _{0 the} capacity of the counter 19.

С появлением первого импульса 33 триггер 28 устанавливается в единицу, его сигнал 35 с помощью переключателя 10 подает с выхода инвертора 11 на вход переключателя 9 и далее на вход ПНЧ 8 инвертированное напряжение -U_x. Начинается формирование ПНЧ 8 второй частоты F₂, в течение первого периода которой его входные напряжения переключаются. При этом напряжение - U_x подключено переключателем 9 к ПНЧ 8 до окончания времени T_и внешнего сигнала 32, длительность которого выбирается равной или кратной периоду помехи Т_п. Напряжение U₀ остается подключенным к ПНЧ 8 до снятия сигнала 34, что происходит в момент переполнения счетчика 19, на суммирующий вход которого, через элемент И 23 поступит X₁ импульсов f, т.е. при выполнении условия N₁ + X₁= N₀, и время подключения U₀ к ПНЧ 8 в этом периоде равно t₁. Общая длительность сигнала 34 будет равна 2t₁, после окончания которого для случая T_и<2t₁ (второй пример на фиг.2) или после окончания T_и, если T_и>2t₁ (первый пример на фиг.2) напряжение U₀ изменяется на U_и и в течение t₂ длительности сигнала 40 до окончания формирования первого периода F₂ подключается к ПНЧ 8.With the advent of the first pulse 33, the trigger 28 is set to one, its signal 35 using the switch 10 delivers from the output of the inverter 11 to the input of the switch 9 and then to the input of the inverter 8 inverted voltage -U _x . The formation of the IFF 8 of the second frequency F ₂ begins, during the first period of which its input voltages are switched. In this case, the voltage - U _{x is} connected by the switch 9 to the frequency converter 8 until the end of the time T _{and the} external signal 32, the duration of which is chosen equal to or a multiple of the interference period T _p The voltage U ₀ remains connected to the VLF 8 until the signal 34 is removed, which occurs at the time of counter overflow 19, to the summing input of which, through the element And 23, X ₁ pulses f will arrive, i.e. when the condition is fulfilled, N ₁ + X ₁ = N ₀ , and the connection time of U ₀ to the frequency converter 8 in this period is t ₁ . The total duration of the signal 34 will be equal to 2t ₁ , after which, for the case of T _and <2t ₁ (second example in figure 2) or after the end of T, _and if T _and > 2t ₁ (first example in figure 2), the voltage U ₀ changes to U _and and during t _{2 the} duration of the signal 40 until the formation of the first period F _{2 is} connected to the IFF 8.

Для этого периода справедливо соотношение: К[U₀t₁ - U_x(T_и T₁) + U_иt₂]1 или U_иt₂=1/K - U₀t₁ + U_x(T_и t₁).For this period, the following relation holds: K [U ₀ t ₁ - U _x (T _and T ₁ ) + U _and t ₂ ] 1 or U _and t ₂ = 1 / K - U ₀ t ₁ + U _x (T _and t ₁ )

Подставляя в это выражение значение U₀t₁, полученное при описании периода t₁, будем иметь: U_иt₂=1/K 1/K + U_xt₁ + U_x(T_и T₁) или U_иt₂=U_xT_и и U_x= U_и/T_иt₂.Substituting the value U ₀ t ₁ obtained in the description of the period t ₁ into this expression, we will have: U _and t ₂ = 1 / K 1 / K + U _x t ₁ + U _x (T _and T ₁ ) or U _and t ₂ = U _x T _and and U _x = U _and / T _and t ₂ .

В течение t₂ разрешена работа элемента И 23 и через него на счетчик 19 поступит X₂ импульсов f, образующих код X₂=t₂f, а в течение времени T_и разрешена работа элемента И 24 и через него на счетчик 17 поступит N_и импульсов f и будет получен код N_и=T_иf. Используя эти выражения для предыдущего значения U_x, получим: U_x=U_и/N<Mv>•X<D>₂. Значение X₂ будет соответствовать величине U_x и не зависеть от N_и, если U_и будет формироваться по величине N_и, например, U_и= ΔΝ_и,, где Δ - квант АЦП. Для этого случая U_x=ΔX₂ и код X₂, сформированный в счетчике 19, представляет собой результат преобразования, который передается по шинам 7. Его готовность подтверждается сигналом 41 по шине 6, преобразование заканчивается и разрешается очередной запуск АЦП импульсом 31.During t ₂ , the operation of the element And 23 is allowed and through it to the counter 19 there will be X ₂ pulses f forming the code X ₂ = t ₂ f, and during the time T _{and the} work of the element And 24 will be allowed and through it to the counter 17 will go N _and pulses f and code N _and = T _and f will be received. Using these expressions for the previous value of U _x , we obtain: U _x = U _and / N <Mv> • X <D> ₂ . The value of X ₂ will correspond to the value U _x and not depend on N, _and if U _and is formed in magnitude _N, for example, _and U = ΔΝ ,, _and where Δ - quantum ADC. For this case, U _x = ΔX ₂ and the code X ₂ generated in counter 19 represents the result of the conversion, which is transmitted via buses 7. Its readiness is confirmed by signal 41 on bus 6, the conversion ends and the next ADC start by pulse 31 is allowed.

Формирование U_и выполняется с помощью делителя напряжения 14 и ключа 13, закорачивание которого уменьшает выходное напряжение, подаваемое на вход ПНЧ 8. Если принять, что наибольшее время измерения T_и равно T₀=N₀f, и ему соответствует напряжение U_o=N_oΔ, то в течение времени t₂ (фиг. 2, сигнал 40) ключ 13 должен быть разомкнут. При уменьшении времени T₀ на t_и время измерения T_и=T₀-t_и и соответственно должно быть уменьшено напряжение U_и. Для этого с помощью счетчика 17 и импульсов f за время T_и получается код
N_и=N₀ t_>иf=N₀ n_и
Этот код после каждого из импульсов f по сигналам элемента задержки 30, которые имеют небольшую задержку относительно первых на время переходных процессов в счетчике 17, записывается в счетчик 18. Наличие единицы хотя бы в одном из его разрядов приводит к появлению сигнала на выходе элемента ИЛИ 27. Этот сигнал проходит через элемент И 25, так как его работа разрешена в течение временного интервала 40, и запускает генератор 16, импульсы f_y которого поступают на счетный вход счетчика 18. Работа генератора 16 будет продолжаться до поступления в счетчик 18 n_и импульсов f_y, когда в нем произойдет переполнение, т.е. N_и+n_и=N₀, и установится нулевой код во всех разрядах. Это произойдет через время t_и= n_и/f_y, в течение которого по сигналу с выхода элемента И 25 ключ 13 будет замкнут и на выходе делителя 14 напряжение U₀ будет иметь меньшую величину.Formation of the U _and is performed using the voltage divider 14 and a key 13, which reduces short-circuiting of the output voltage supplied to the input of VFC 8. If it is assumed that the maximum measurement time T _and is equal to T ₀ = N ₀ f, and corresponds to the voltage U _o = N _o Δ, then during time t ₂ (Fig. 2, signal 40) the key 13 must be open. When decreasing the time T ₀ by t _and the measurement time T _and = T ₀ -t _and and, accordingly, the voltage U _and should be reduced. To do this, using the counter 17 and pulses f during time T _{, we} obtain the code
N _and = N ₀ t _{> and} f = N ₀ n _and
This code after each of the pulses f according to the signals of the delay element 30, which have a small delay relative to the first transients in the counter 17, is written to the counter 18. The presence of a unit in at least one of its bits leads to the appearance of a signal at the output of the OR element 27 This signal passes through the And 25 element, since its operation is allowed during the time interval 40, and starts the generator 16, the pulses f _{y of} which are supplied to the counter input of the counter 18. The operation of the generator 16 will continue until it enters the counter 18 n _and pulses f _y when overflow occurs in it, i.e. N _and + n _and = N ₀ , and a zero code will be set in all digits. This will happen after a time t _and = n _and / f _y , during which, according to the signal from the output of the element And 25, the key 13 will be closed and the voltage U ₀ will be smaller at the output of the divider 14.

Для наибольшего времени измерения T_и, равного T₀, с его окончанием в счетчике 18, имеющем емкость N₀, будет получен нулевой код (t_и=0, n_и=0) и замыкание ключа 13 не происходит. При наименьшем времени T_и, которому соответствует наибольшая величина t_и, равная t_н(T_н=T₀ t_н), целесообразно иметь замкнутое состояние ключа 13 в течение t₂. Из этого условия можно выбрать параметры делителя 14 и установить величину частоты f_y.For the longest measurement time T _and equal to T ₀ , with its end in the counter 18 having a capacity of N ₀ , a zero code (t _and = 0, n _and = 0) will be obtained and the key 13 will not be closed. With the smallest time T _and , which corresponds to the largest value of t _and equal to t _n (T _n = T ₀ t _n ), it is advisable to have a closed state of the key 13 for t ₂ . From this condition, you can select the parameters of the divider 14 and set the frequency f _y .

Величина T_н= T₀ t_н= (N₀ n_н)1/f и ей должна соответствовать величина U_н= Δ(Ν_o-n_н),, поэтому при замкнутом ключе 13 выходное напряжение делителя 14 должно уменьшаться на величину Δ•n_н. Делитель 14 может быть выполнен на двух резисторах, величины сопротивлений которых выбираются с учетом этой величины и с учетом величины сопротивления внутреннего резистора ПНЧ 8. Для обеспечения других величин U_н, соответствующих значениям T_п, частота f_y, частота f_y должна быть увеличина по сравнению с f в n_н раз, т.е. f_y=n_нf, чтобы за один период частоты f получить среднее значение выходного напряжения делителя 14, равное

, которое будет действовать в течение всего времени t₂ (фиг 2, 40). В этом случае среднее значение

за время 1/f формируется из двух напряжений, сначала из U_н в течение времени n_и/f_y, а затем из U₀ до окончания периода 1/f=n_н/f_y.The value of T _n = T ₀ t _n = (N ₀ n _n ) 1 / f and it must correspond to the value U _n = Δ (Ν _o -n _n ), therefore, with the key 13 closed, the output voltage of the divider 14 should decrease by Δ • n _n . The divider 14 can be performed on two resistors, the resistance values of which are selected taking into account this value and taking into account the resistance value of the internal VLF resistor 8. To provide other values of U _n corresponding to the values of T _p , the frequency f _y , the frequency f _y should be increased by relative to f n into _n times, i.e., f _y = n _n f, so that for one period of the frequency f get the average value of the output voltage of the divider 14, equal to

, which will operate throughout the entire time t ₂ (FIGS. 2, 40). In this case, the average value

during 1 / f, it is formed from two voltages, first from U _n for the time n _and / f _y , and then from U ₀ until the end of the period 1 / f = n _n / f _y .

Величина

будет равна:

Напряжение

равно напряжению U_и, которое использовалось в выражениях, описывающих период формирования частоты F₂, и оно будет поступать в ПНЧ 8 в течение времени t₂. Так как T_и=(N₀ - n_и)1/f, а

, то с изменением T_и соответственно изменяется величина

, а так как их отношение остается постоянным, то это не влияет на результат преобразования:

В результате этого предлагаемый АЦП в отличие от прототипа допускает изменение времени измерения входного напряжения, которое задается по внешнему сигналу в соответствии с изменениями периода T_п переменного напряжения помехи, наложенной на преобразуемый сигнал. Благодаря этому коэффициент подавления помехи в АЦП остается высоким, тогда как в прототипе это приведет к дополнительным погрешностям. Так, например, при изменении T_п на ±5% что соответствует изменению частоты сети питающего напряжения, и при выборе T_и, равным наибольшему периоду T_п, для наименьшего периода T_п отношение T_и/T_п= 1,1 и коэффициент K_п уменьшается до величины

. Для этого случая погрешность в результате преобразования будет равна 0,087 U_п. При величине U_п= 15% U_xm дополнительная погрешность от U_п может достигать величины
U_п/K_п=1,3% U_xm=0,13% U₀.Value

will be equal to:

Voltage

equal to the voltage U _and , which was used in the expressions describing the period of formation of the frequency F ₂ , and it will come to the IF 8 during the time t ₂ . Since T _u = (N ₀ - n _u ) 1 / f, and

, then with a change in T _and, accordingly, the value

, and since their ratio remains constant, this does not affect the result of the conversion:

As a result of this, the proposed ADC, unlike the prototype, allows a change in the input voltage measurement time, which is set according to an external signal in accordance with changes in the period T _{p of the} alternating interference voltage superimposed on the converted signal. Due to this, the noise suppression coefficient in the ADC remains high, while in the prototype this will lead to additional errors. So, for example, when T _p changes by ± 5%, which corresponds to a change in the frequency of the supply voltage network, and when T is selected _and is equal to the largest period T _p , for the shortest period T _{p, the} ratio T _and / T _p = 1.1 and the coefficient K _n decreases to

. For this case, the error as a result of the conversion will be equal to 0.087 U _p . When U _p = 15% U _{xm, the} additional error from U _p can reach
U _p / K _p = 1.3% U _xm = 0.13% U ₀ .

В предлагаемом АЦП обеспечивается интегрирование входного напряжения за время T_и=T_п и дополнительная погрешность от U_п будет отсутствовать. Но необходимо отметить, что введение делителя напряжения и формирование

вносит дополнительные погрешности, в результате преобразования.The proposed ADC provides integration of the input voltage over time T _and = T _p and there will be no additional error from U _p . But it should be noted that the introduction of a voltage divider and the formation of

introduces additional errors as a result of the conversion.

В делителе напряжения 14 погрешность обуславливается величинами отклонения сопротивлений резисторов от номиналов. Поэтому в нем необходимо использовать прецизионные резисторы, например, отечественные резисторы типа C2-C29, погрешность от которых не будет превышать 0,03%
В ключе 13 погрешность будет обуславливаться, в основном, остаточной величиной сопротивления r_кл замкнутого ключа и временем t_кл его переключения. Поэтому в качестве ключа 13 необходимо использовать быстродействующий ключ, например, из отечественной серии 590 ключ 590 КН 8 с r_кл=70 Ом и t_кл=3 нсек. При этом влияние этих параметров на погрешность АЦП уменьшается, так как ключ 13 осуществляет подключение сигнала, который составляет часть от максимального сигнала, преобразуемого АЦП.In the voltage divider 14, the error is determined by the deviation of the resistors from the nominal values. Therefore, it is necessary to use precision resistors in it, for example, domestic resistors of the type C2-C29, the error from which will not exceed 0.03%
In key 13, the error will be determined mainly by the residual value of the resistance r _{kl of the} closed key and the time t _{kl of} its switching. Therefore, as a key 13, it is necessary to use a high-speed key, for example, from a domestic series 590, a key 590 KN 8 with r _kl = 70 Ohm and t _kl = 3 nsec. In this case, the influence of these parameters on the error of the ADC is reduced, since the key 13 connects the signal, which is part of the maximum signal converted by the ADC.

Для рассматриваемого примера наибольшая величина уменьшения U₀ при изменении T_и должна быть равна Δn_и= 0,1 U_o. Это выполняется с помощью делителя 14, поэтому при равенстве сопротивлений резистора, подключенного к U₀, входному сопротивлению ПНЧ 8, равному 100 кОм, величина сопротивления резистора, подключенного к ключу, будет равна 450 кОм и сигнал, подключаемый ключом 13 будет соответствовать величине 0,2 U₀. Этот сигнал за время преобразования наибольшего входного сигнала будет подключать ключом 13 N₀ раз, образуя погрешность, равную среднему значению напряжения за время T_и=T_п от подключения 0,2 U₀ в течение времени N₀t_кл:
0,2U₀ • N₀t_кл1/T_п 0,2U₀N₀ •3•10^-9сек•1/20•10^-3сек 0,03 • 10^-3U₀ Величина r_кл=70 Ом составляет 0,015% от сопротивления резистора, подключаемого ключом 13, а погрешность от t_кл 0,003% от U₀. Поэтому совместное влияние полных величин этих параметров резистивного делителя 14 и ключа 13 на общую погрешность результата преобразования составит не более 0,048% что меньше одного кванта результата преобразования АЦП.For this example the greatest amount of reduction when changing U ₀ _and T must be equal Δn _and U _o = 0.1. This is done using a divider 14, so if the resistance of the resistor connected to U _{0 is} equal to the input impedance of the VLF 8 equal to 100 kOhm, the resistance value of the resistor connected to the key will be 450 kOhm and the signal connected by the key 13 will correspond to 0. 2 U ₀ . This signal during the conversion of the largest input signal will be connected with a key 13 N ₀ times, forming an error equal to the average voltage value for a time T _and = T _p from connecting 0.2 U ₀ during a time N ₀ t _cells :
0.2U ₀ • N ₀ t _cl 1 / T _p 0.2U ₀ N ₀ • 3 • 10 ^-9 sec • 1/20 • 10 ^-3 sec 0.03 • 10 ^-3 U ₀ Value r _cl = 70 Ohm is 0.015% of the resistor, the key plug 13, and the error from _Cl t 0.003% of U _0. Therefore, the combined influence of the total values of these parameters of the resistive divider 14 and the key 13 on the total error of the conversion result will be no more than 0.048%, which is less than one quantum of the ADC conversion result.

При реализации АЦП общая погрешность может быть уменьшена, если ввести коррекцию величин этих параметров, путем изменения сопротивления резисторов делителя напряжения 14. Тогда погрешность будет определяться изменениями во времени и от температуры отклонений сопротивлений резисторов от номиналов, величин r_кл и t_кл, которые составляют небольшую часть от их полных величин.During the implementation of the ADC, the total error can be reduced by introducing a correction of the values of these parameters by changing the resistance of the resistors of the voltage divider 14. Then the error will be determined by changes in time and temperature of the deviations of the resistance of the resistors from the nominal values of r _C and t _C , which are small part of their total values.

С учетом этого должна проводиться количественная оценка получаемого технического эффекта. Поэтому дополнительная от U_п погрешность прототипа, имеющего квант Δ = 0,1% U_o,, в предлагаемом АЦП уменьшена в

когда общая погрешность от введенных в АЦП делителя напряжения 14 и ключа 13 не превышает кванта D. В приведенном примере количественной оценки этой погрешности это условие выполняется, так как она составляет 0,48 Δ,,. и погрешность прототипа в предлагаемом АЦП уменьшается более чем в 13 раз.With this in mind, a quantitative assessment of the resulting technical effect should be carried out. Therefore, additional from U _{p the} error of the prototype having a quantum Δ = 0.1% U _o ,, in the proposed ADC is reduced in

when the total error from the voltage divider 14 and key 13 introduced into the ADC does not exceed the quantum D. In the given example of a quantitative assessment of this error, this condition is satisfied, since it is 0.48 Δ ,,. and the prototype error in the proposed ADC is reduced by more than 13 times.

Реализация АЦП не вызовет каких-либо трудностей, так его можно выполнить на узлах и элементах прототипа, включая ПНЧ с компенсацией зарядов интегрирующего конденсатора, сохранив без изменения все их параметры. При этом выбор длительности внешнего сигнала, определяющий время интегрирования T_и, должен выполняться с учетом получения требуемого общего времени преобразования, а минимальная длительность этого сигнала должна быть больше наибольшей длительности t₁.The implementation of the ADC will not cause any difficulties, so it can be performed on the nodes and elements of the prototype, including the IF, with compensation of the charges of the integrating capacitor, keeping all their parameters unchanged. In this case, the choice of the duration of the external signal, which determines the integration time T _and , should be made taking into account the required total conversion time, and the minimum duration of this signal should be greater than the longest t ₁ .

Claims

An analog-to-digital converter containing a voltage to pulse frequency converter, the first input of which is a bus of zero potential, the first element And, the first input of which is combined with the first inputs of the second and third elements And and connected to the output of the pulse generator, and the output is connected to the counting input of the first counter, the input of the installation in the initial state of which is the trigger bus and combined with a single input of the first trigger and the input of the installation in the initial state of the reversing counter, the outputs of which are the bus of the result of the conversion, and the summing and subtracting inputs are connected to the outputs of the third and second elements And, the second input of which is connected to the single output of the first trigger, characterized in that a second counter, a controlled pulse generator, first and second keys, and a second trigger, logical inverter, delay element, fourth, fifth and sixth AND elements, OR element, voltage divider, analog inverter, first and second switches, first information input of the last is the input bus of the converted voltage and is connected through its analog inverter to its second information input, the control input is combined with a single output of the second trigger, with the second and first inputs of the third and fifth elements, respectively, and the output is connected to the first information input of the first switch, the second information the input of which is a bus of zero potential and is combined with the information input of the second key, the control input is an input bus of the measurement time and is combined with w the first and sixth inputs of the first And sixth elements, respectively, and the output is connected to the second input of the voltage converter to the pulse frequency, the third input of which is the readiness bus of the result and combined with the output of the fourth element And, the fourth input is connected to the output of the voltage divider, and the output is connected to the counting input of the second trigger, the zero input of which is combined with the start bus, the zero output is connected to the third and first inputs of the second and fourth elements, respectively, the second input of the last of which connected to the zero output of the first trigger and to the second inputs of the fifth and sixth AND elements, the output of the last of which is connected through a logical inverter to the third inputs of the third and fifth AND elements and to the control input of the first key, the information input of which is the voltage reference bus, and the output is connected with the first input of the voltage divider, the second input of which is connected to the output of the second switch, the control input of which is combined with the input of the controlled pulse generator and with the output of the fifth element And, the fourth input is connected to the output of the OR element, the inputs of which are connected to the corresponding outputs of the second counter, the counting input of which is connected to the output of the controlled pulse generator, the information inputs to the corresponding outputs of the first counter, and the input of the code entry through the delay element to the output of the pulse generator, the overflow output of the reverse counter connected to the zero input of the second trigger.