RU2028642C1

RU2028642C1 - Line voltage dip simulator

Info

Publication number: RU2028642C1
Authority: RU
Inventors: А.И. Любельский; Б.С. Каминер; И.И. Шпилин
Original assignee: Российский институт радионавигации и времени
Priority date: 1991-02-06
Filing date: 1991-02-06
Publication date: 1995-02-09

Abstract

FIELD: measurement technology. SUBSTANCE: simulator has generator, voltage divider, controlled valves, current pickup, null-element, first and second AND gates, flip-flop, shift register, counter, triggering device, output voltage selector, group of AND gates, coincidence circuit, time interval selector, D C voltage source, regulating member, feedback divider, unit, voltage value selector, electronic switch unit, synchronization and control unit, NAND gate, AND gate, line selector, AND circuit. EFFECT: enlarged functional capabilities due to simulation of D C voltage dips. 5 dwg

Description

Изобретение относится к измерительной технике. The invention relates to measuring equipment.

Известен имитатор провалов напряжения сети, содержащий генератор, последовательно соединенные делитель напряжения, первый управляемый вентиль, датчик тока и нуль-орган, второй управляющий вентиль, выход которого объединен с выходом первого управляемого вентиля, а первый вход - с входом делителя напряжения, подключенного к входу устройства, первую и вторую схемы И, триггер, выход нуль-органа соединен с первым входом второй схемы И, а ее второй вход - с прямым выходом триггера, выход второй схемы И соединен с вторым входом второго управляемого вентиля, регистр сдвига, счетчик и пусковое устройство, n-2 управляемых вентиля, первые входы которых соединены с соответствующими выходами делителя напряжения, а выходы объединены и подсоединены к входу датчика тока, селектор выходных напряжений, выходы которого соединены с вторыми входами соответствующих управляемых вентилей, а первые входы подключены через группу из m схем И_i, где 1≅i ≅m к информационным выходам m-разрядного регистра сдвига, а третьи входы объединены и подключены к выходу нуль-органа, прямой выход триггера подключен к входу выбора режима работы регистра сдвига и к второму входу второй схемы И, а счетный вход триггера соединен с первым выходом пускового устройства, второй выход которого через первую схему И подключен к входу счетчика, выход счетчика соединен с первым входом схемы совпадения, второй вход которой через селектор временных интервалов соединен с информационными выходами регистра сдвига, выход схемы совпадения соединен с вторым тактовым входом регистра сдвига и вторым входом первой схемы И, выход m разряда регистра сдвига подключен к входу пускового устройства.A well-known simulator of network voltage dips, containing a generator, a series-connected voltage divider, a first controlled valve, a current sensor and a zero-organ, a second control valve, the output of which is combined with the output of the first controlled valve, and the first input with the input of the voltage divider connected to the input devices, the first and second circuits AND, the trigger, the output of the zero-organ is connected to the first input of the second circuit And, and its second input is with the direct output of the trigger, the output of the second circuit And is connected to the second input of the second about the valve, shift register, counter and starting device, n-2 controlled valves, the first inputs of which are connected to the corresponding outputs of the voltage divider, and the outputs are combined and connected to the input of the current sensor, an output voltage selector, the outputs of which are connected to the second inputs of the corresponding controlled valves , and the first inputs are connected through a group of m circuits And _i , where 1≅i ≅m to the information outputs of the m-bit shift register, and the third inputs are combined and connected to the output of the zero-organ, the direct output of the trigger is connected to the input of the shift register operating mode selection and to the second input of the second AND circuit, and the trigger counting input is connected to the first output of the starting device, the second output of which is connected through the first And circuit to the counter input, the counter output is connected to the first input of the matching circuit, the second input of which the time slot selector is connected to the information outputs of the shift register, the output of the match circuit is connected to the second clock input of the shift register and the second input of the first circuit AND, the output m of the discharge of the shift register is connected to the input USKOVA device.

Недостатком известного устройства является следующее: как известно, для питания бортовой радионавигационной аппаратуры используется не только сеть переменного тока, но и сеть постоянного тока, переходные процессы в которой также содержат жесткие дестабилизирующие факторы и которые описанное устройство имитировать не позволяет. A disadvantage of the known device is the following: as is known, not only an alternating current network, but also a direct current network is used to power the on-board radio navigation equipment, the transient processes in which also contain hard destabilizing factors and which the described device does not allow to simulate.

Целью изобретения является расширение функциональных возможностей имитатора провалов напряжения сети. The aim of the invention is to expand the functionality of a simulator of voltage dips network.

Поставленная цель достигается тем, что имитатор провалов напряжения сети, содержащий генератор, последовательно соединенные делитель напряжения, первый управляемый вентиль, датчик тока и нуль-орган, второй управляемый вентиль, выход которого объединен с выходом первого управляемого вентиля, а первый вход - с входом делителя напряжения, подключенного к входу устройства, первую и вторую схемы И, триггер, вход нуль-органа соединен с первым входом второй схемы И, а ее второй вход с прямым выходом триггера, выход второй схемы И соединен с вторым входом второго управляемого вентиля, регистр сдвига, счетчик и пусковое устройство, n-2 управляемых вентиля, первые входы которых соединены с соответствующими выходами делителя напряжения, а выходы объединены и подсоединены к входу датчика тока, селектор выходных напряжений, выходы которого соединены с вторыми входами соответствующих управляемых вентилей, а первые входы подключены через группу из m схем И_i, где 1≅i ≅m к информационным выходам m-разрядного регистра сдвига, а третьи входы объединены и подключены к выходу нуль-органа, прямой выход триггера подключен к входу выбора режима работы регистра сдвига и к второму входу второй схемы И, а счетный вход триггера соединен с первым выходом пускового устройства, второй выход которого через первую схему И подключен к входу счетчика, выход счетчика соединен с первым входом схемы совпадения, второй вход которой через селектор времени интервалов соединен с информационными выходами регистра сдвига, выход схемы совпадения соединен с вторым тактовым входом регистра сдвига и вторым входом первой схемы И, выход m разряда регистра сдвига подключен к входу пускового устройства, дополнительно снабжен последовательно соединенными источником постоянного напряжения, регулируемым элементом, причем вход источника постоянного напряжения соединен с входом устройства, блок делителей обратной связи, состоящих из m+1 делителей обратной связи, объединенные входы которых соединены с выходом регулируемого элемента, вторым селектором величин напряжений, входы которого соединены с соответствующими m выходами блока делителей обратной связи, а также блоком электронных ключей, состоящим из m+1 электронных ключей, причем первые входы m электронных ключей подключены к соответствующим выходам второго селектора величин напряжения, а их вторые входы подсоединены к соответствующим информационным выходам регистра сдвига, выходы электронных ключей объединены и подключены к второму входу блока синхронизации и управления, выход которого подсоединен к второму входу регулирующего элемента, третьи входы m электронных ключей объединены и соединены с выходом третьей схемы И, первый вход которой подключен к первому выходу устройства выбора сети, второй выход которого подключен к второму входу четвертой схемы И, при этом инверсный выход триггера соединен с вторым входом третьей схемы И и с объединенными вторыми входами группы из m схем И через четвертую схему И, выход третьей схемы И через схему И-НЕ соединен с вторым входом m+1 электронного ключа, первый вход которого соединен с выходом m+1 делителя обратной связи.This goal is achieved by the fact that the simulator of voltage drops of the network containing a generator, a series-connected voltage divider, a first controlled valve, a current sensor and a zero-organ, a second controlled valve, the output of which is combined with the output of the first controlled valve, and the first input with the input of the divider voltage connected to the input of the device, the first and second circuit And, the trigger, the input of the zero-organ is connected to the first input of the second circuit And, and its second input with a direct output of the trigger, the output of the second circuit And is connected to the second the input of the second controlled valve, shift register, counter and starting device, n-2 controlled valves, the first inputs of which are connected to the corresponding outputs of the voltage divider, and the outputs are combined and connected to the input of the current sensor, an output voltage selector, the outputs of which are connected to the second inputs of the corresponding controlled valves, and the first inputs are connected through a group of aND gates, m _i, where 1≅i ≅m to information outputs of the m-bit shift register, and third inputs are coupled and connected to the output of the zero-body directly the trigger output is connected to the input of the shift register operating mode selection and to the second input of the second AND circuit, and the trigger counting input is connected to the first output of the starting device, the second output of which through the first And circuit is connected to the counter input, the counter output is connected to the first input of the matching circuit, the second input of which through the time selector of the intervals is connected to the information outputs of the shift register, the output of the matching circuit is connected to the second clock input of the shift register and the second input of the first circuit And, the output m of the register bit the shear is connected to the input of the starting device, is additionally equipped with a DC voltage source, an adjustable element, and the input of the DC voltage source is connected to the input of the device, the feedback divider unit, consisting of m + 1 feedback dividers, the combined inputs of which are connected to the output of the adjustable element , the second voltage value selector, the inputs of which are connected to the corresponding m outputs of the feedback divider block, as well as the electronic key block, with consisting of m + 1 electronic keys, with the first inputs of m electronic keys connected to the corresponding outputs of the second voltage value selector, and their second inputs connected to the corresponding information outputs of the shift register, the electronic key outputs combined and connected to the second input of the synchronization and control unit, output which is connected to the second input of the regulatory element, the third inputs m of electronic keys are combined and connected to the output of the third circuit And, the first input of which is connected to the first output the selection of the network, the second output of which is connected to the second input of the fourth circuit And, while the inverse output of the trigger is connected to the second input of the third circuit And with the combined second inputs of the group of m circuits And through the fourth circuit And, the output of the third circuit And through the circuit And NOT connected to the second input m + 1 of the electronic key, the first input of which is connected to the output m + 1 of the feedback divider.

На фиг.1 и 2 представлена блок-схема предлагаемого имитатора; на фиг.3 - схема электронного ключа; на фиг.4 - схема блока синхронизации и управления; на фиг.5 - схема имитатора режимов сети постоянного тока. Figure 1 and 2 presents a block diagram of the proposed simulator; figure 3 - circuit electronic key; figure 4 - block diagram of the synchronization and control; 5 is a diagram of a simulator of the modes of a direct current network.

Имитатор содержит генератор 1, делитель 2 напряжения, первый управляемый вентиль 3, датчик 4 тока, нуль-орган 5, второй управляемый вентиль 6, первую 7 и вторую 8 схемы И, триггер 9, регистр 10 сдвига, счетчик 11, пусковое устройство 12, m-2 управляемых вентиля 13, первые входы которых соединены с соответствующими выходами делителя 2 напряжения , а выходы объединены и подсоединены к входу датчика 4, селектор выходных напряжений 14, выходы которого соединены с вторыми входами соответствующих управляемых вентилей 13, а первый входы подключены через группу из m-схем И_i 15, где 1≅i ≅m, к информационным выходам m-разрядного регистра 10 сдвига, третьи входы схем И 15 объединены и подключены к выходу нуль-органа 5, прямой выход триггера 9 подключен к входу выбора режима работы регистра 10 и к втоpому входу второй схемы И 8, а счетный вход триггера 9 соединен с первым выходом пускового устройства 12, второй выход которого через первую схему И 7 подключен к входу счетчика 11, выход счетчика 11 соединен с первым входом схемы 16 совпадения, второй вход которого через селектор 17 временных интервалов соединен с информационными выходами регистра 10, выход схемы 16 соединен с вторым тактовым входом регистра 10 и вторым входом первой схемы И 7, выход m-разряда регистра 10 сдвига подключен к входу пускового устройства 12. Кроме того, имитатор провалов напряжения сети содержит последовательно соединенные источник 18 постоянного напряжения 18, регулирующий элемент 19, причем вход источника 18 соединен с входом устройства, блок 20 делителей обратной связи 20, состоящий из m+1 делителей обратной связи, объединенные входы которых соединены с выходом регулирующего элемента 19, второй селектор 21 величин напряжений, входы которого соединены с соответствующими m выходами блока 20 делителей обратной связи, а также блок электронных ключей 22, состоящий из m+1 электронных ключей, причем первые входы электронных ключей 22 подключены к соответствующим выходам второго селектора 21 величин напряжения, а их вторые входы подсоединены к соответствующим информационным выходам регистра 10 сдвига, выходы m+1 электронных ключей 22 объединены и подключены к второму входу блока 23 синхронизации и управления, выход которого подсоединен к второму входу регулирующего элемента 19, третьи входы m электронных ключей 22 объединены с входом схемы И-НЕ 24 и соединены с выходом третьей схемы И 25, причем выход схемы И-НЕ 24 подключен к второму входу m+1 электронного ключа 22, первый вход которого соединен с выходом m+1 делителя 20 обратной связи, первый вход третьей схемы И 25 подключен к первому выходу устройства 26 выбора сети, второй выход которого подключен к второму входу четвертой схемы И 27, причем инверсный выход триггера 9 соединен с вторым входом третьей схемы И 25 и объединенными вторыми входами группы из m схем И 15 через четвертую схему И 27.The simulator contains a generator 1, a voltage divider 2, a first controllable valve 3, a current sensor 4, a zero-organ 5, a second controllable valve 6, a first 7 and a second 8 circuit And, trigger 9, shift register 10, counter 11, starting device 12, m-2 controlled valves 13, the first inputs of which are connected to the corresponding outputs of the voltage divider 2, and the outputs are combined and connected to the input of the sensor 4, the output voltage selector 14, the outputs of which are connected to the second inputs of the corresponding controlled valves 13, and the first inputs are connected through the group of m-circuits And _i 15, where 1≅i ≅m, to the information outputs of the m-bit shift register 10, the third inputs of the circuits And 15 are combined and connected to the output of the zero-organ 5, the direct output of the trigger 9 is connected to the input of the choice of the register operation mode 10 and to the second input of the second circuit And 8, and the counting input of the trigger 9 is connected to the first output of the starting device 12, the second output of which through the first circuit And 7 is connected to the input of the counter 11, the output of the counter 11 is connected to the first input of the matching circuit 16, the second input which through the selector 17 time intervals connected to information the output of the register 10, the output of the circuit 16 is connected to the second clock input of the register 10 and the second input of the first circuit And 7, the m-discharge output of the shift register 10 is connected to the input of the starting device 12. In addition, the simulator of the voltage dips contains a DC source 18 connected in series voltage 18, the regulating element 19, and the input of the source 18 is connected to the input of the device, the block 20 of the feedback dividers 20, consisting of m + 1 feedback dividers, the combined inputs of which are connected to the output of the regulating element 19, in a second voltage magnitude selector 21, the inputs of which are connected to the corresponding m outputs of the feedback divider block 20, as well as an electronic key block 22, consisting of m + 1 electronic keys, the first electronic key inputs 22 being connected to the corresponding outputs of the second voltage magnitude selector 21, and their second inputs are connected to the corresponding information outputs of the shift register 10, the outputs m + 1 of the electronic keys 22 are combined and connected to the second input of the synchronization and control unit 23, the output of which is connected to the second input of the regulatory element 19, the third inputs m of the electronic keys 22 are combined with the input of the AND-HE 24 circuit and connected to the output of the third AND 25 circuit, the output of the AND-HE 24 circuit being connected to the second input m + 1 of the electronic key 22, the first input of which connected to the output m + 1 of the feedback divider 20, the first input of the third circuit And 25 is connected to the first output of the network selection device 26, the second output of which is connected to the second input of the fourth circuit And 27, and the inverse output of the trigger 9 is connected to the second input of the third circuit And 25 and combined second inputs odes of a group of m AND 15 through the fourth AND 27.

В качестве третьей 25 и четвертой 27 схем И использована микросхема 133ЛИ1. Схема И-НЕ 24 выполнена на микросхеме 133ЛИ2. Источник постоянного напряжения 18 выполнен по традиционной схеме. В качестве регулирующего элемента 19 использован транзистор 2Т245. Второй селектор 21 выходных напряжений выполнен в виде наборного поля на переключателях типа 11П1И-ПМ. Делители 20 обратной связи представляют собой обычные резистивные делители. Электронные ключи выполнены следующим образом: VT1 - транзисторная матрица 1НТ251; VT2 - транзистор 2Т630Б. As the third 25 and fourth 27 circuits I used the chip 133LI1. The I-NOT 24 circuit is made on the 133LI2 chip. The DC voltage source 18 is made according to the traditional scheme. As the regulatory element 19 used transistor 2T245. The second output voltage selector 21 is made as a type-setting field on switches of the 11P1I-PM type. Feedback dividers 20 are conventional resistive dividers. Electronic keys are made as follows: VT1 - transistor matrix 1НТ251; VT2 - transistor 2T630B.

Блок синхронизации и управления состоит из генератора пилообразного напряжения (ГПН), компаратора (К) и опорного элемента (ОЭ). ГПН содержит расширитель синхронизирующего импульса, выполненный на микросхеме 133АГ1 и RC-цепь. Компаратор выполнен на микросхеме 521САЗ, а опорный элемент представляет собой резистивный делитель стабилизированного напряжения питания +5 В. The synchronization and control unit consists of a sawtooth voltage generator (GPN), a comparator (K) and a support element (OE). GPN contains an expander of a synchronizing pulse made on a chip 133AG1 and an RC circuit. The comparator is made on a 521CAZ chip, and the reference element is a resistive divider of a stabilized supply voltage of +5 V.

Устройство выбора сети выполнено на микросхеме 133ЛАЗ. The network selection device is made on a 133LAZ chip.

Имитатор провалов напряжения сети работает следующим образом. The simulator of voltage dips works as follows.

В отсутствии провалов в сети переменного и в сети постоянного тока имитатор работает следующим образом. In the absence of dips in the AC and DC networks, the simulator works as follows.

В исходном состоянии на первом выходе первого устройства 12 присутствует уровень логического "0", а на втором - логической "1". Триггер 9 находится в исходном состоянии: на прямом выходе - "уровень логической "1", на инверсном - логического "0". Уровень логического "0" с инверсного выхода триггера 9 поступает на первый вход схемы И 27, с выхода которой сигнал низкого уровня выдает запрет на вторые входы группы из m схем И 15. Далее имитатор работает как имитатор-прототип. Кроме того, сигнал логического "0" с инверсного выхода триггера 9 поступает на второй вход схемы И 25, с выхода которой сигнал низкого уровня поступает на объединенные третьи входы m электронных ключей 22 и блокирует их. Сигнал низкого уровня с выхода схемы И 25 поступает также на вход схемы И-НЕ 24, с выхода которой сигнал высокого уровня поступает на второй вход m+1 электронного ключа 22 и открывает его. В результате этого, с выхода m+1 электронного ключа управляющий сигнал через блок 23 синхронизации и управления поступает на второй вход регулирующего элемента 19 и номинальное напряжение источника 18 постоянного напряжения проходит на второй выход имитатора. In the initial state, at the first output of the first device 12 there is a logic level of "0", and at the second - a logical level of "1". Trigger 9 is in its initial state: at the direct output - “logic level 1”, at the inverse - logical “0.” Logical level “0” from the inverse output of trigger 9 goes to the first input of circuit I 27, from the output of which a low level signal gives a ban on the second inputs of the group of m AND circuits 15. Further, the simulator works as a prototype simulator.In addition, the logic signal "0" from the inverse output of trigger 9 goes to the second input of the circuit And 25, from which the low level signal is fed to the combined third inputs m electronic keys 22 and block The low-level signal from the output of the AND 25 circuit also goes to the input of the AND-NOT 24 circuit, from the output of which the high-level signal goes to the second input m + 1 of the electronic key 22 and opens it. As a result, from the output m + 1 electronic key control signal through the block 23 synchronization and control is supplied to the second input of the regulatory element 19 and the nominal voltage of the source 18 of the constant voltage passes to the second output of the simulator.

При необходимости имитировать провал по сети переменного тока нажимает кнопку устройства 26 выбора сети. На его первом выходе появляется уровень логического "0", а на втором - логический "1", который поступает на второй вход схемы И 27. Затем нажимаем кнопку пускового устройства 12. На его первом выходе появляется уровень логической "1", а на втором уровень логического "0". Сигнал логического "0" с второго выхода пускового устройства 12 воздействует на триггер 9, в результате на прямом выходе триггера 9 - сигнал логического "0", а на инверсном - логической "1". Сигнал логической "1", проходя через схему И 27, снимает запрет с вторых входов группы из m схем И_i. Далее имитатор работает как имитатор-прототип.If necessary, simulate a dip on the AC network, presses the button of the device 26 network selection. At its first output, a logical level of “0” appears, and at the second - a logical “1”, which goes to the second input of the And 27 circuit. Then we press the button of the starting device 12. At its first output, a level of logical “1” appears, and at the second logical level is "0". The logic signal “0” from the second output of the starting device 12 acts on the trigger 9, as a result, on the direct output of the trigger 9, the signal is logical “0”, and on the inverse - logical “1”. The logical signal "1", passing through the circuit And 27, removes the ban from the second inputs of the group of m circuits And _i . Next, the simulator works as a prototype simulator.

Чтобы имитировать провал по сети постоянного тока, необходимо нажать кнопку устройства 26 выбора сети. На его первом выходе появляется сигнал логической "1", а на втором - логического "0", затем нажать кнопку пускового устройства 12. На его первом выходе появляется уровень логической "1", а на втором - уровень логического "0". Сигнал логического "0" с второго выхода пускового устройства 12 воздействует на триггер 9, в результате на прямом выходе триггера 9 - уровень логического "0", а на инверсном - логической "1". To simulate a dip in the DC network, you must press the button of the device 26 network selection. At its first output, a logical “1” signal appears, and at the second - a logical “0” signal, then press the trigger button 12. At its first output, a logical “1” level appears, and at the second - a logical “0” level. The logic signal “0” from the second output of the starting device 12 acts on the trigger 9, as a result, the direct output of the trigger 9 - the level of the logical “0”, and on the inverse - the logical “1”.

Сигнал логической "1" с инверсного выхода триггера 9 через схему И 25 поступает на третьи входы m электронных ключей 22 и снимает с них запрет. The logical signal "1" from the inverse output of the trigger 9 through the And 25 circuit enters the third inputs m of the electronic keys 22 and removes the ban from them.

Этот же сигнал, поступая на схему И-НЕ 24, воздействует на нее, в результате чего с выхода схемы И-НЕ 24 сигнал низкого уровня поступает на второй вход m+1 электронного ключа 22 и закрывает его. Сигнал логического "0" с прямого выхода триггера 9 переключает регистр 10 сдвига из режима записи в режим считывания. Сигнал логической "1" с первого выхода пускового устройства 12 поступает на первый вход схемы И 7, тем самым снимается запрет, и на выходе схемы И 7 появляются тактовые импульсы, идущие от генератора 1 на счетный вход счетчика 11. В результате на выходах регистра 10 сдвига появляются поочередно импульсы, длительности которых определяются кодом, который предварительно записывается в селектор 17 временных интервалов. В схеме 16 совпадения производится сравнение кода из селектора временных интервалов 17 и кода, поступающего из счетчика 11. Пpи их совпадении вырабатывается сигнал на переключение регистра 10 сдвига на следующий шаг. В результате выключается один из m электронных ключей 22 и включается следующий. Код, по которому производится выбор электронных ключей 22, предварительно записывается во второй селектор 21 величин напряжения, причем управляющие сигналы на соответствующие входы второго селектора 21 величин напряжений поступают с выходов соответствующих делителем 20 напряжения. При срабатывании соответствующего электронного ключа 22 сигнал с его выхода через блок 23 синхронизации и управления воздействует на регулирующий элемент 19, причем это воздействие различно при срабатывании разных электронных ключей 22. В результате на втором выходе устройства получается меняющееся напряжение в соответствии с кодом, записанным во второй селектор 21 величин напряжения. После того, как все m электронных ключей 22 срабатывают в соответствии с кодом второго селектора 21 величин напряжений, в регистре 10 сдвига вырабатывается сигнал конца цикла, который возвращает пусковое устройство 12 в исходное состояние. Срабатывает триггер 9, который запирает схему И 25. В результате m электронных ключей 22 закрываются, а на выходе схемы И-НЕ 24 появляется сигнал логической "1", который открывает m+1 электронный ключ 22. При этом с выхода блока 23 синхронизации и управления на второй вход регулирующего элемента 19 поступает сигнал управления и номинальное напряжение источника 18 постоянного напряжения проходит на второй выход устройства. The same signal, acting on the I-NOT 24 circuit, acts on it, as a result of which the low-level signal from the output of the I-NOT 24 circuit goes to the second input m + 1 of the electronic key 22 and closes it. The logic signal "0" from the direct output of trigger 9 switches the shift register 10 from write mode to read mode. The logical signal "1" from the first output of the starting device 12 is supplied to the first input of the And 7 circuit, thereby the ban is lifted, and the output of the And 7 circuit appears clock pulses coming from the generator 1 to the counting input of the counter 11. As a result, the outputs of the register 10 pulses appear alternately pulses, the duration of which is determined by the code, which is previously recorded in the selector 17 time intervals. In the match circuit 16, a code is compared from the time slot selector 17 and the code coming from the counter 11. When they match, a signal is generated to switch the shift register 10 to the next step. As a result, one of the m electronic keys 22 is turned off and the next one is turned on. The code used to select electronic switches 22 is pre-recorded in the second voltage value selector 21, and control signals to the corresponding inputs of the second voltage value selector 21 are received from the outputs of the respective voltage divider 20. When the corresponding electronic key 22 is activated, the signal from its output through the synchronization and control unit 23 acts on the regulating element 19, and this effect is different when the different electronic keys 22 are triggered. As a result, a changing voltage is obtained at the second output of the device in accordance with the code recorded in the second selector 21 voltage values. After all m electronic keys 22 are triggered in accordance with the code of the second voltage selector 21, an end-of-cycle signal is generated in the shift register 10, which returns the starting device 12 to its original state. Trigger 9 fires, which locks the AND 25 circuit. As a result, the m electronic keys 22 are closed, and the logical 1 signal appears at the output of the AND-NOT 24 circuit, which opens the m + 1 electronic key 22. Moreover, the synchronization unit 23 control to the second input of the regulatory element 19 receives a control signal and the rated voltage of the source 18 of the constant voltage passes to the second output of the device.

Технико-экономические преимущества заявляемого имитатора заключаются в том, что, используя все признаки основного изобретения, он позволяет расширить функциональные возможности за счет имитации провалов напряжения постоянного тока. The technical and economic advantages of the inventive simulator are that, using all the features of the main invention, it allows you to expand the functionality by simulating dips in DC voltage.

Claims

NETWORK VOLTAGE DIPPER SIMULATOR, comprising a generator, an input terminal connected in series, a voltage divider, a first controlled valve, a current sensor and a zero-organ, a second controlled valve, the output of which is connected to the output of the first controlled valve, the first input of the second controlled valve is connected to the input terminal, the first and second elements And, the trigger, and the output of the zero-organ is connected to the first input of the second element And, the second input of which is connected to the first input of the trigger, the output of the second element And is connected to the second the input of the second controlled valve, shift register, counter, starting element, n - 2 controlled valves, the first inputs of which are connected to the corresponding outputs of the voltage divider, the outputs of the controlled valves are connected to the input of the current sensor, an output voltage selector, the outputs of which are connected to the second inputs of the corresponding controlled gates, and each of the inputs of the output voltage selector through a corresponding element from the group of m elements And is connected to the information output of the m-bit shift register, the second inputs to all the elements in the group of elements AND are combined and connected to the inverted output of the trigger, the third inputs of all elements in the group of elements AND are combined and connected to the output of the zero-organ, the output of the trigger is connected to the output of the choice of the shift register operation mode and the second input of the second element And, the second input the trigger is connected to the first output of the trigger element, the second output of which is connected to the first input of the first AND element, the output of which is connected to the counter input, the counter output is connected to the first input of the coincidence element, the second input of which horn through a time slot selector connected to the information outputs of the shift register, the output of the match element is connected to the second input of the shift register and the second input of the first element And, the output of the last bit of the shift register is connected to the input of the start element, characterized in that, in order to expand the functionality of the simulator additionally introduced in series connected constant current source, adjustable element, and the input of the constant voltage source connected to the input of the simulator, a feedback divider block, consisting of m + 1 feedback dividers, the combined inputs of which are connected to the output of the regulating element, a second voltage value selector, the inputs of which are connected to the corresponding m outputs of the feedback divider block, and also an electronic key block, consisting of m + 1 electronic keys, the first inputs of m electronic keys connected to the corresponding outputs of the second selector of voltage values, and their second inputs connected to the corresponding information outputs of the shift register, the electronic key outputs are combined and connected to the second input of the synchronization and control unit, the output of which is connected to the second input of the regulating element, the third inputs of the electronic keys are combined and connected to the output of the third element And, the first input of which is connected to the first output of the network selection device, the second output which is connected to the second input of the fourth element And, while the inverse output of the trigger is connected to the second input of the third element And and the combined second inputs of the group of m elements And after h tverty AND gate, the output of the third AND gate through the AND circuit is coupled to the second input of the (m + 1) -th electronic key, whose first input is connected to the output (m + 1) -th feedback divider.