RU2020582C1

RU2020582C1 - Устройство выделения краев для системы обработки изображения

Info

Publication number: RU2020582C1
Application number: SU915001621A
Authority: RU
Inventors: Дзун-ки Пэйк; Енг-тул Пак; Тен-кью Мьюнг
Original assignee: Самсунг Электроникс Ко., Лтд.
Priority date: 1991-03-28
Filing date: 1991-09-27
Publication date: 1994-09-30
Also published as: TW211609B; FR2674653A1; ITMI912584A0; JP2977969B2; ITMI912584A1; US5212740A; CN1079555C; FR2674653B1; GB2254217B; JPH04312184A; CN1065347A; GB2254217A; DE4131778C2; KR940007346B1; DE4131778A1; GB9120754D0; KR920019204A; IT1251897B

Abstract

Изобретение относится к вычислительной технике. Его использование в системе обработки изображения позволяет снизить шум без использования добавочных низкочастотных фильтров, упростить выполнение устройства и сократить время обработки. Устройство содержит блок построчной задержки, блок оперативной памяти, блок вычисления среднего значения и блок принятия решения. Благодаря введению шифратора состояний и перемножителей в устройстве формируется окно размером 3 3 пиксела (элемента изображения), позволяющее обеспечить достижение вышеуказанных технических результатов. 7 з.п.ф-лы, 17 ил.

Description

Изобретение относится к вычислительной технике и может использоваться в системе обработки изображения, в частности в устройстве выделения краев (контуров) системы обработки изображения с использованием многорежимных линейных пороговых логических элементов.

В системе обработки сигнала изображения, что является наиболее важной областью применения изобретения, рекомендуется предварительная обработка, потому что она улучшает точность выделения векторов движения путем удаления из изображения нежелательных факторов, таких, как шум. Предварительная обработка снижает также вычислительную нагрузку путем преобразования изображения с полным разрешением, представленным обычно восьмью битами на точку, в другой тип изображения, представленным менее чем восьмью битами на точку.

Для вышеупомянутой цели было предложено несколько видов предварительной обработки. Например, Уомори и др. в работе Система автоматической стабилизации изображения путем полной цифровой обработки сигнала, опубликованной в [1] , использовали способ полосового выделения представительных точек (BERP), который можно рассматривать как способ полосовой фильтрации. Хотя с помощью способа BERP можно эффективно отфильтровать как самые высокочастотные пространственные составляющие, такие, как шум, так и низкочастотную составляющую, например плоскую область в интенсивности, для получения BERP изображения все еще требуется более двух битов на точку. Однако информация о выделенном крае может быть представлена одним битом на точку. Соответственно и способ выделения краев может упростить аппаратное обеспечение. Существуют различные подходы к выделению краев, такие, как использование пространственных градиентов изображения, использование лапласиана, использование разностей средних, согласование или аппроксимация с заранее определенным изображением, и выделение в изображении нулевых пересечений, отфильтрованных при помощи лапласиана по гауссиану (LOG) в изображении.

Основной недостаток выделения краев с первого по четвертый способами заключается в том, что эти способы работают хорошо только с некоторыми типами изображений, но в присутствии шума выделение краев значительно ухудшается вследствие выделения ими высокочастотной составляющей из сигнала изображения. Пятый способ осуществляет эффективное уменьшение шума, но при этом его потенциальный недостаток заключается в увеличении вычислительной нагрузки для удаления шума, т.е. в способе нужно применять усиленную низкочастотную фильтрацию для полного выделения краев, поскольку шум и краевая информация располагаются в различных высокочастотных диапазонах. Поэтому для выделения краев надо увеличить размер окна.

Известно также устройство выделения краев для системы обработки изображения, содержащее блок оперативной памяти, первый вход которого объединен с входом блока построчной задержки и является информационным входом устройства, причем первый - (l-1)-й выходы блока построчной задержки (l≥3) соединены соответственно с вторым - l-м входами блока оперативной памяти, выходы которого подключены к входам блока вычисления среднего значения, и блок принятия решения, выход которого является выходом устройства [2].

Недостатками устройства являются его сложное аппаратное обеспечение и невозможность работы в реальном масштабе времени.

Целью изобретения является уменьшение шумов устройства без увеличения размеров окна.

Другой целью изобретения является упрощение аппаратного обеспечения устройства и обеспечение возможности его работы в реальном масштабе времени.

Для этого в устройство выделения краев введены первый-четвертый перемножители и шифратор состояний, информационные входы которого подключены к соответствующим выходам блока оперативной памяти, при этом выход блока вычисления среднего значения соединен с входом среднего значения шифратора состояний, опорный вход которого является входом задания шумового порога устройства, выходы шифратора состояний подключены к соответствующим входам первого-четвертого перемножителей, выходы которых соответственно соединены с первым-четвертым информационными входами блока принятия решения, опорный вход которого является входом задания порога различения устройства.

На фиг. 1 показано прохождение сигнала устройства выделения краев системы обработки изображения согласно изобретению; на фиг. 2 изображена структурная схема устройства выделения краев согласно изобретению; на фиг.3 - структурная схема устройства выделения краев согласно изобретению, предпочтительный вариант; на фиг.4 - структурная схема блока кодирования устройства выделения краев согласно изобретению; на фиг. 5-8 показаны предварительно определенные краевые комбинации, используемые для получения скалярного произведения в изобретении; на фиг. 9 дана схема для выполнения скалярного произведения W1˙V перемножителем устройства выделения краев согласно изобретению; на фиг.10 - схема для выполнения скалярного произведения W2˙V перемножителем устройства выделения краев согласно изобретению; на фиг.11 - схема для выполнения скалярного произведения W3˙V перемножителем устройства выделения краев согласно изобретению; на фиг.12 - схема для выполнения скалярного произведения W4˙V перемножителем устройства выделения краев согласно изобретению; на фиг.13 представлена таблица истинности для результата скалярного произведения W и V устройства выделения краев согласно изобретению; на фиг.14 - карта Карно и характеристическое уравнение для получения скалярного произведения в устройстве выделения краев согласно изобретению; на фиг.15 - принципиальная логическая схема блока вычисления модуля в перемножителе устройства выделения краев согласно изобретению; на фиг.16 - принципиальная логическая схема блока принятия решения устройства выделения краев согласно изобретению; на фиг.17 - временная диаграмма для объяснения работы устройства выделения краев согласно изобретению.

Изобретение основано на линейной разделимости многорежимной линейной пороговой логики, которая может быть объяснена с помощью следующих определений и теоремы.

Линейная разделимость двоичных входных данных обсуждена в работе Пороговая логика (P.M.Lewis, 11, C.L.Coates, изд-во John Wiley and Sons, 1967). Определение линейной разделительной функции многорежимных входных данных дается впервые.

Пусть Р есть множество L-мерных векторов. Каждая составляющая любого вектора в Р принимает одно из значений
М = j + K + 1 в {-j,...,-1,0, 1,...,k} т.е.

P={X/X_i∈{-j, ... , -1,0,1, ..., k}, i=1, ..., L} .

Далее количество различных векторов в Р становится равным M^L, и определяют -j и k как экстремальные значения состояния ввода.

Пусть Р_о и Р₁ - два взаимоисключающих подмножества множества Р, так что Р_о U Р₁= = Р.

Если дан весовой вектор W, то логическая функция F определяется как
F(X)=

где 0 является пороговым значением и принадлежит к линейно разделительному классу, тогда и только тогда, когда W^тX>W^тY, ^∀X∈P₁ и ^∀Y∈P₀.

Анализ многорежимной линейной разделимости является в целом сложной задачей. Однако специальный класс логических функций, который использован в предлагаемом детекторе краев, является линейно разделимым согласно следующей теореме.

Пусть Х является L-мерным вектором входных данных, все составляющие которого являются экстремальными значениями, и пусть
Р₁ = {X} и Р_о = О - {X}, т.е.

P₁={X/X_i∈{-j,k} i=1, ..., L} и P₀=P-P₁.

Тогда существует линейно разделимая функция Р, которая отделяет вектор входных данных Х от других.

Доказательство вышеприведенной теоремы следующее.

Доказывают эту теорему, используя вышеприведенное определение и показывая, что существует весовой вектор W, который удовлетворяет условиям
W^тX>W^тY, ^∀X∈P₁ и ^∀Y∈P₀.

Рассматривают следующий весовой вектор:
W_i=

, i=1, ..., L .

Тогда имеет место следующее неравенство:
W_iX_i ≥W_iY_i, ∀i
Суммируя эти неравенства для i = 1,..., L, имеют
W^тХ > W^тY, потому что по крайней мере для одной i равенство не выполняется.

Также можно рассмотреть множество Р_-1 = {X}. Тогда имеют вид многоразрядной дискриминантной функции многорежимных входных данных, таких, как
W^т(-X)<W^тY<W^тX, ^∀Y∈P₀.

Для использования многорежимной линейной пороговой логики для выделения краев необходимо преобразовать непрерывное значение интенсивности точки в несколько дискретных состояний.

Применяют локальное окно 1 х 1 для выделения края данной точечной позиции. Допускают, что размер изображения h = n x n.

Пусть X_i, i = 1,..., r - i-e значение точки в лексикографически упорядоченном изображении и Z_j, j = 1,..., r, - j-е значение точки в лексикографически упорядоченных значениях точек внутри локального окна с центром в X_i, где r = l x l. Тогда для локального окна, соответствующего X_i, Z_j может быть получено путем преобразования:
Z_j = X_k, j = 1,...,r где k = i +{[j-1)/l] - [l/2]}n₂ + {(j-1)mоdl - [l/2]}.

Обозначение [l/2] означает целую часть результирующего деления, а imodl уравнивает значение остатка от деления целого i на целое l.

После получения одномерной матрицы Z_j локальное среднее, соответствующее i-й точке, равняется
M_i=

Z_j.

Затем состояние для j-го входного значения в многорежимной линейной пороговой логике определяется как
V_j=

-ε гдеε является гарантией против шумовых данных. Чем больше количество шума, которое должно подавляться, тем больше должно быть ε .

Определяют четыре пары двунаправленных краев, чьими направлениями являются О и 180, 90 и 270, 45 и 225, и 135 и 315^о соответственно.

Во-первых, правый край определяется восходящими состояниями ввода справа налево в локальном окне. Например, для l = 3 правый край и дополняющий его по направлению левый край соответственно определяются как

и

где х представляет собой безразличное состояние.

Вторая пара краев, обозначенных верхним и нижним краями, определяется тем же путем, т.е.

и

Третья пара краев, обозначенных верхним правым и нижним левым краями, определяется как

и

Наконец, четвертая пара краев, обозначенных левым верхним и правым нижним краями, определяется как

и

Для l = 5 правый край, например, имеет 1 в первом столбце, -1 в последнем столбце и х (безразличный) в остальных столбцах.

Используя вышеприведенную многоразрядную дискриминантную функцию
(W^т(-1)<W^тY<W^ТX, ^∀Y∈P₀, ,как правый, так и левый края могут быть определены одним и тем же весовым вектором, обозначенным W_-, поскольку они образованы экстремальными значениями, и левый край равен правому краю с противоположным знаком. Таким же образом верхний и нижний края, правый верхний и левый нижний края и левый верхний и правый нижний края определяются W₁, W_/ и W соответственно. Как показано в вышеописанной теореме, один возможный весовой вектор для выделения правого или левого края, например l =3, равен
W_- ={1 x -1 1 x -1 1 x -1]^т
Из этого равенства ясно, что остальные весовые векторы, такие, как W₁, W_/ и W , могут быть получены путем соответствующего упорядочения элементов W-.

С другой стороны, для получения весового вектора может также применяться LMS алгоритм.

В соответствии с вышеприведенным определением краев край выделяется путем применения операции ИЛИ над выходными данными четырех многорежимных линейных пороговых логических схем с определенной последовательностью весовых векторов. Полная процедура выделения краев описывается с помощью следующего алгоритма: выбрать размер локального окна l, для i = 1,...,n, сформировать Z, вычислить состояние ввода V, установив V_o = 1, вычислить четыре скалярных произведения; W_- ^т.V, W₁ ^т.V, W_/ ^т.V и W ^т.V.

Если по крайней мере одно из них больше или равно выходному пороговому уровнюθ или меньше или равно -θ , то выход схемы ИЛИ равен 1, и край выделяется в позиции i, т.е. края нет.

При выполнении вышеописанного алгоритма используется нелинейная функция g:
g(u)=

U

гдеθ является пороговым значением.

Значениеθ установлено равным шести, когда применяется вышеописанный весовой вектор.

Учитывая выбор размера маски, должны приниматься во внимание следующие результаты. Чем больше размер маски, тем лучше воздействие на шум благодаря операции локального усреднения вышеописанного алгоритма. Однако существует два недостатка при увеличении размера маски, такие, как трудности в выделении краев в направлениях, отличных от 0, 45, 90, 135, 180, 225, 270 и 315^о, и поскольку требуется больше входных данных для многорежимной линейной пороговой логической схемы, требуется и больше вычислений и межсоединений. Показано, что размер маски l = 3, совпадающий с таким же окном, является наиболее чувствительным для выделения краев в любом направлении, потому что оно является наименьшим симметричным окном.

При использовании фиг.1 может быть реализовано программное выполнение В первом шаге В₁ символ i означает лексикографически упорядоченную позицию точки. Во втором шаге В₂ устанавливаются соседи Z_j, j = 1,..., m, локального заранее установленного изображения в i-й точке X_i. В третьем шаге В₃ Z_j представляет собой набор точек в локальном окне, включая i-ю точку Х_i, где m - количество точек в локальном окне. Также в третьем шаге Z_j, j = 1,. .., m, преобразуются в соответствующие многорежимные значения V_j, j = 1,... , m. В четвертом шаге В₄ V = [V₁,..., V_m]^т сравнивается с заранее определенными краями W₁, W₂, W₃ и W₄ соответственно. В пятом шаге В₅, если V совпадает по крайней мере с одним из заранее определенных краев W₁, W₂, W₃ и W₄ в шестом шаге В₆, i-я точка Х_i принимается как край. В противном случае в седьмом шаге В7 i-я точка Х_i принимается не как край. В восьмом шаге В₈, если i-я точка Х_i (элемент изображения) не является итоговой точкой (элементом изображения), то в девятом шаге В₉ i увеличивается на единицу и процесс возвращается к второму шагу В₂ и выполняет основной цикл повторно. В противном случае на восьмом шаге В₈ выполнение останавливается.

Устройство выделения краев (фиг. 2) содержит блок 1 кодирования для преобразования лексикографически упорядоченных данных Z₁,...,Z_m в многорежимные V₁, ...,V_m после лексикографического упорядочения исходных данных изображения Х_i путем использования локального окна, блок 2 сопоставления для выполнения скалярного произведения над многорежимными данными V₁,...,V_m и заранее определенными краями W₁, W₂, W₃ и W₄, соответствующими W_-, W₁, W_/ и W соответственно, и блок 3 принятия решения для сравнения соответствующих результирующих данных скалярного произведения с выходным пороговым значением, обработки результатов сравнения с помощью схемы ИЛИ и принятия решения, являются ли исходные данные изображения Х_i краем или нет.

Вышеописанные блоки выполняют следующие функции.

Во-первых, для принятия решения, являются ли исходные данные изображения Х_i краем или нет, путем корреляции соседних точек (элементов изображения) требуется понятие окна. Так, блок 1 кодирования переводит в одномерные соседние точки Z₁, Z₂,...,Z_m, устанавливают среднее значение, имеющее значение яркости, и преобразует соседние точки Z₁, Z₂,..., Z_m в соответствующие многорежимные значения V₁, V₂,..., V_m. Если V_j, j = 1,...,m, имеет М состояний (М > >2), то требуется [log₂M] для представления V_j. Обозначение [log₂M] обозначает log₂M, если М кратно двум, в противном случае это обозначает целую часть log₂M+1. Здесь же путем ввода среднего значения и параметра управления шумомε блок сопоставления отделяет соответствующие точки на три уровня, которые имеют значение выше среднего +ε , значение ниже среднего - ε и значение между + ε и -ε соответственно. Выделение шума производится эффективно согласно параметру ε.

Блок 2 сопоставления вырабатывает степень сравнения преобразованных данных изображения с четырьмя заранее определенными типами краев соответственно, т.е. он выполняет скалярное произведение над преобразованными данными изображения V₁, V₂,...,V_m; V и соответствующими четырьмя заранее определенными типами краев: W₁, W₂, W₃, W₄, которые определяются в соответствии с горизонтальным, вертикальным и двумя диагональными направлениями. Здесь, W_- ^т.V представляет собой скалярное произведение над преобразованными данными изображения V₁, V₂,...,V_m; V и заранее определенным типом края W-, которое определяется в соответствии с горизонтальным направлением. Обработка в реальном времени, которая основана на системе обработки изображения, может быть реализована путем выполнения операции четырех скалярных произведений одновременно.

Блок 3 принятия решений выполняет функцию, которая сравнивает выходные значения скалярных произведений W₁ ^т.V, W₂ ^т.V, W₃ ^т.V, W₄ ^т.V соответственно с данной константой, и принимает решения о наличии края, если по крайней мере одно из выходных значений больше, чем данная константа, Данная константа для сравнения с выходными значениями скалярных произведений может вычисляться пользователем путем использования микрокомпьютера.

На фиг.3 в предпочтительном варианте устройства выделения краев согласно изобретению блок 1 кодирования содержит первый элемент 4 задержки для выдачи сигнала, задержанного на одну горизонтальную строку сигнала входных данных изображения, второй элемент 5 задержки, последовательно соединенный с первым элементом 4 задержки, для выдачи сигнала, задержанного на две горизонтальные строки, блок 6 оперативной памяти, формирующий окно размером 3 x3, который соединен с входом устройства и выходами первого и второго элементов 4 и 5 задержки для записи данных девяти точек в схеме локального окна 3 х 3, блок 7 вычисления среднего для получения среднего значения данных восьми точек, за исключением данных центральной точки в локальном окне 3 х 3, и шифратор 8 состояний для разделения соответствующих данных восьми точек на три уровня путем использования среднего значения и данного порогового значенияε и преобразования данных о восьми точках в коды, соответствующие трем уровням. Блок 2 сопоставления содержит перемножители 9-12 для выполнения скалярного произведения над соответствующими заранее определенными краями W₁, W₂, W₃ и W₄ и над выходами шифратора 8. Блок 3 принятия решения содержит компараторы 13-16 для сравнения выходов от соответствующих перемножителей 9-12 с данной константой и выдачи сигнала сопоставления, а также элемент ИЛИ 17 для логического сложения выходов от компараторов 13-16.

На фиг. 4 в предпочтительном варианте блока 1 кодирования блок 6 оперативной памяти содержит три регистра 18, 19 и 20 сдвига, включающих совокупность восьми параллельно подключенных триггеров D-типа и последовательно подключенных к входу для ввода последовательно считанного цифрового видеосигнала, представленного восьмью битами, три регистра 21, 22, 23 сдвига включающих совокупность восьми параллельно соединенных триггеров D-типа и последовательно подключенных к выходу первого элемента 4 задержки для ввода сигнала, задержанного на одну строку, и три регистра 24, 25, 26 сдвига включающих совокупность восьми параллельно соединенных триггеров D-типа и последовательно подключенных к выходу второго элемента 5 задержки для ввода сигнала, задержанного на две строки. В блоке 6 данные девяти точек записываются в схему окна 3 х 3. Блок 7 вычисления среднего значения содержит сумматоры 27-30 для суммирования по два выходных сигнала от восьми регистров 18-21 и 23-26, за исключением выходного сигнала от одного регистра 22, сумматоры 31, 32 для суммирования попарно сигналов, остающихся после отбрасывания самого младшего разряда LSB от выходных сигналов сумматоров 27-30, и сумматор 33 для суммирования сигналов, оставшихся после отбрасывания самого младшего разряда LSB от выходных сигналов сумматоров 31, 32 и для выдачи сигнала, оставшегося после отбрасывания самого младшего разряда LSB от его выходного сигнала.

Выходные сигналы восьми регистров 18-21 и 23-26 и выходной сигнал сумматора 33 временно записываются в регистры (не показаны) для выдачи в следующем этапе, т.е. блок 7 вычисляет среднее значение следующим образом,
Пусть Z₁, Z₂, Z₃, Z₄, Z₆, Z₇, Z₈ и Z₉ - выходы от регистров 18, 19, 20, 21, 23, 24, 25 и 26.

Пусть А, В, С и D - суммы двух данных, отобранных из выходов регистров, причем
A=Z₁ + Z₂, B=Z₃ + Z₄, C=Z₆ + Z₇, D=Z₈ + Z₉.

Далее пусть Е, F, G и H - остаточные значения после отбрасывания одного LSB разряда значений A, В, С, D. Тогда

F =

=

, G =

=

и
Пусть I и J - суммы значений Е и F, G и H соответственно,тогда
I = E + F =

и J = G + H =

. Дале пусть К и L - остаточные значения после отбрасывания одного LSB от I и J соответственно, тогда
K =

=

и L =

=

.

Наконец, предполагают, что значение, полученное путем сложения К и L и отбрасывания одного LSB разряда от полученного значения, является средним значением М, тогда
M =

=

.

Полученное среднее значение М не является точным. Но разница между точным средним значением и полученным средним значением не снижает качества полученного края, поскольку полученное среднее значение используется для трехрежимного кодирования в следующем этапе.

Шифратор 8 состояний (трехрежимный кодер) содержит сумматор 34 для суммирования среднего значения М и параметра ε, имеющего эффект уменьшения шума, и выдачи значения М+ε , сумматор 35 для суммирования среднего значения М и параметра -ε и выдачи значения М-ε , компараторы 36 для сравнения соответствующих данных точек Z₁, Z₂,...,Z₉, за исключением центральных точечных данных Z₅, со значение М+ε , компараторы 37 для сравнения соответствующих данных точек Z₁, Z₂, ...,Z₉, за исключением центральных точечных данных (данных о центральной точке) Z₅, со значением М-ε , инверторы 38 для выдачи сигналов самого старшего разряда MSB, V₁₁, V₂₁,..., V₉₁ от компараторов 36, и элементы ИЛИ 39 для логического суммирования сигналов V₁₀, V₂₀,...,V₉₀ самого младшего разряда LSB от трехрежимных сигналов с выходами от компараторов 37 соответственно, т.е. шифратор 8 выдает значение 11, если соответствующие точечные данные меньше, чем значение М-ε , и значение 01, если соответствующие точечные данные больше, чем значение М+ε , в противном случае выдается значение 00. Далее предполагают, что самый старший разряд MSB является знаковым, а самый младший разряд LSB - значимым, тогда значения 11, 00, 01 соответствуют трем режимам -1, 0, 1 соответственно.

Фиг.5-8 показывают четыре заранее определенных края W₁, W₂, W₃ и W₄.

На фиг.9-12 показаны схемы перемножителей в средстве сопоставления изобретения.

Средство сопоставления выполняет скалярные произведения между парами дополнительных кодов элементов соответствующих четырех заранее определенных краев W₁, W₂, W₃ и W₄ и преобразованными значениями V₁₁, V₁₀, V₂₁, V₂₀,..., V₉₁, V₉₀.

На фиг. 14 показана карта Карно для упрощения схемы скалярного произведения.

Упрощенные логические уравнения из фиг.8 следующие:
U_j1(MSb)=

V_j0W_j1+V

W_j0;
U_jo(LSB) = V_joW_jo.

Эти логические уравнения могут быть далее упрощены путем использования свойств четырех заранее определенных краев:
во-первых, в случае, когда W_j1 = W_jo = 1;
U_j1(MSB)=

V_jo;
U_jo (LSB) = V_jo,
во-вторых, в случае когда W_j1 = W_jo = 0;
U_ji (MSB) = U_jo(LSB) = 0,
т.е. результат скалярного произведения всегда равен нулю, независимо от данных изображения и поэтому не влияет на результирующий край,
в-третьих, в случае, когда W_j1 = 0; W_jo = 1;
U_j1(MSB) = V_j1;
U_jo(LSB) = V_jo.

В результате при выполнении технического обеспечения имеется четыре заранее определенных края, и только трехрежимные значения оказывают влияние на результат скалярного произведения. Кроме того, полученные результаты скалярного произведения представлены двумя битами и только шесть точек, исключая точки с весовым значением 0, из девяти точек применяются в выполнении технического обеспечения.

Показано следующее выполнение технического обеспечения, использующего вышеописанные логические равенства.

Первый перемножитель 9 W₁˙V выдает (

V₁₀)·V₁₀,(V₃₁)V₃₀, (

V₄₀)V₄₀, V₆₁V₆₀,(

V₇₀)V₇₀, V₉₁V₉₀. Второй перемножитель 10 W₂˙V выдает (

V₁₀)·V₁₀, V₇₁V₇₀,(

V₂₀)V₂₀, V₈₁V₈₀,(

V₃₀)V₃₀, V₉₁V₉₀.

Третий перемножитель 11 W₃˙V выдает (

V₁₀)V₁₀, V₆₁V₆₀, (

V₂₀)V₂₀, V₈₁V₈₀, (

V₄₀)V₄₀, V₉₁V₉₀.

Четвертый перемножитель 12 W₄˙V выдает (

V₂₀)V₂₀, V₄₁V₄₀, (

V₃₀)V₃₀, V₇₁V₇₀,(

V₆₀)V₆₀, V₈₁V₈₀.

Эти логические равенства выполняются путем использования инверторов 40 и элементов И 41, как показано на фиг.9-12. Далее выходы от элементов И 41 и выходы от инверторов 40 складываются в соответствующем перемножителе для получения скалярного произведения. Затем выполняется суммирование путем использования сумматоров 42 и путем суммирования в блоке 43 вычисления модуля. Суммирование в блоке 43 используется для получения того же самого результата края в случае, когда конечное значение суммирования имеет обратную величину, потому, что выходы от элементов И 41 представлены дополнительным кодом, Суммирование выходов элементов И 41 и выходов инверторов 40 также использует способ знакового расширения.

Блок 43 вычисления модуля для получения абсолютного значения представлен на фиг.15. Предполагают, что входными данными четырех битов являются А₃А₂А₁А₀, а выходными данными - В₂В₁В₀. Блок 43 содержит элемент ИЛИ 44 для операции ИЛИ над входными данными А₁ и А₀, элемент И-НЕ 45 для получения "0", когда выход элемента ИЛИ 44 и входные данные А₃ являются "1", элемент И-НЕ 46 для получения "0", когда входные данные А₃ и А₀ являются "1", и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 47 для выдачи "1", когда входные данные А₁ и выход элемента И-НЕ 46 являются противоположными значениями. Так, выходные значения элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 47, 48 и входные данные Ао становятся выходами В₂, В₁, В₀ соответственно блока 43 вычисления модуля.

Блок принятия решения устройства выделения краев согласно изобретению содержит (фиг. 16) четыре компаратора 49 для ввода выходных сигналов OUT1, OUT2, OUT3 и OUT4 от блоков 43, представляющих край, и порогового значения "110", два элемента ИЛИ 50 для операции ИЛИ над парами, отобранными из выходных сигналов четырех компараторов 49 соответственно, и элемент ИЛИ 51 для операции ИЛИ над парой, отобранной из выходных сигналов двух элементов ИЛИ 50. Если по крайней мере один из отобранных сигналов от выходных сигналов OUT1, OUT2, OUT3 и OUT4 больше или равен шести, то выход элемента ИЛИ 51 равен "1" и определяется как край.

На фиг.17 показана временная диаграмма, показывающая работу устройства выделения краев согласно изобретению.

Допускают, что входные данные изображения, показанные на фиг.17, записываются в схеме окна 3 х 3 (регистры 18-26). Далееε устанавливается равным десяти. Трехрежимные значения V₁, V₂, V₃, V₄, V₆, V₇, V₈, V₉показаны на фиг. 17. Два входных образца, обведенных пунктирной линией, соответствуют заранее определенным образцам краев, т.е. первая пунктирная линия ограничивает площадь, равную W₁, а вторая пунктирная линия ограничивает площадь, равную W₂. Соответственно выходной сигнал EDGE (КРАЙ) принимает значение "1", когда по крайней мере один из выходных сигналов OUT1 и OUT2 равняется "1".

Устройство для выделения краев согласно изобретению имеет следующие преимущества. Во-первых, путем использования параметра для уменьшения шума в способе многорежимного кодирования можно существенно уменьшить шум без использования добавочных низкочастотных фильтров. Во-вторых, становится возможным существенно упростить техническое обеспечение и сократить время обработки путем использования локального окна 3 х 3, которое является наименьшим двумерным симметричным окном. В-третьих, путем использования нескольких линейных пороговых логических схем одновременно становится возможным использование свойств ротационной инвариантности многослойных линейных пороговых логических схем.

Claims

1. УСТРОЙСТВО ВЫДЕЛЕНИЯ КРАЕВ ДЛЯ СИСТЕМЫ ОБРАБОТКИ ИЗОБРАЖЕНИЯ, содержащее блок оперативной памяти, первый вход которого объединен с входом блока построчной задержки и является информационным входом устройства, первый - (l-1)-й выходы блока построчной задержки (l ≥ 3) соединены соответственно с вторым - l-м входами блока оперативной памяти, выходы которого подключены к входам блока вычисления среднего значения, и блок принятия решения, выход которого является выходом устройства, отличающееся тем, что в него введены первый - четвертый перемножители и шифратор состояний, информационные входы которого подключены к соответствующим выходам блока оперативной памяти, выход блока вычисления среднего значения соединен с входом среднего значения шифратора состояний, опорный вход которого является входом задания шумового порога устройства, выходы шифратора состояний подключены к соответствующим входам первого-четвертого перемножителей, выходы которых соединены соответственно с первым-четвертым информационными входами блока принятия решения, опорный вход которого является входом задания порога различения устройства.

2. Устройство по п.1, отличающееся тем, что блок оперативной памяти для случая l= 3 содержит первый - третий трехразрядные регистры сдвига, каждый из которых выполнен в виде трех соединенных последовательно элементов задержки на один пиксел, входы первого - третьего трехразрядных регистров сдвига являются соответственно первым - третьим входами блока, выходы первых разрядов первого - третьего трехразрядных регистров сдвига являются соответственно первым - третьим выходами блока, выходы вторых разрядов первого и третьего трехразрядных регистров сдвига являются соответственно четвертым и пятым выходами блока, выходы третьих разрядов первого - третьего трехразрядных регистров сдвига являются соответственно шестым - восьмым выходами блока.

3. Устройство по п. 1, отличающееся тем, что блок вычисления среднего значения для случая l=3 содержит первый - седьмой сумматоры, первые входы первого - третьего сумматоров, второй вход первого сумматора, первый вход четвертого сумматора и вторые входы второго - четвертого сумматоров являются соответственно первым - восьмым входами блока, выходы, за исключением младших разрядов, первого - четвертого сумматоров соединены соответственно с первым и вторым входами пятого и первым и вторым входами шестого сумматоров, выходы, за исключением младших разрядов которых подключены к первому и второму входам седьмого сумматора, выход за исключением младшего разряда которого является выходом блока.

4. Устройство по п.1, отличающееся тем, что шифратор состояний для случая l=3 содержит первый - шестнадцатый компараторы, первый - восьмой инверторы, первый - восьмой элементы ИЛИ, сумматор и вычитатель, суммирующий и вычитающий входы которого соответственно объединены с первым и вторым входами сумматора и являются входом среднего значения и опорным входом блока, выходы сумматора и вычитателя соединены с неинвертирующими входами соответственно нечетных и четных компараторов, инвертирующие входы (2i-1)-го и (2i)-го компараторов (i=

) соответственно объединены и являются i-м информационным входом блока, выходы (2i-1)-го и (2i)-го компараторов соответственно через i-й инвертор и непосредственно подключены к первому и второму входам i-го элемента ИЛИ, выходы i-х инвертора и элемента ИЛИ являются соответственно (2i-1)-м и (2i)-м выходами блока.

5. Устройство по п.4, отличающееся тем, что первый и второй выходы шифратора состояний соединены соответственно с первыми и вторыми входами первого - третьего перемножителей, третий и четвертый выходы шифратора состояний соединены соответственно с первым и вторым входами четвертого перемножителя и соответственно с пятыми и шестыми входами второго и третьего перемножителей, пятый и шестой выходы шифратора состояний соединены соответственно с третьим и четвертым входами первого перемножителя, с девятым и десятым входами второго перемножителя и с пятым и шестым входами четвертого перемножителя, седьмой и восьмой выходы шифратора состояний соединены соответственно с пятым и шестым входами первого перемножителя, с девятым и десятым входами третьего перемножителя и с третьим и четвертым входами четвертого перемножителя, девятый и десятый выходы шифратора состояний соединены соответственно с седьмым и восьмым входами первого перемножителя, с девятым и десятым входами третьего перемножителя и с третьим и четвертым входами четвертого перемножителя, одиннадцатый и двенадцатый выходы шифратора состояний соединены соответственно с девятым и десятым входами первого перемножителя, с третьим и четвертым входами второго перемножителя и с седьмым и восьмым входами четвертого перемножителя, тринадцатый и четырнадцатый выходы шифратора состояний соединены соответственно с седьмыми и восьмыми входами второго и третьего перемножителей и с одиннадцатым и двенадцатым входами четвертого перемножителя, пятнадцатый и шестнадцатый выходы шифратора состояний соединены соответственно с одиннадцатыми и двенадцатыми входами первого - третьего перемножителей.

6. Устройство по п. 5, отличающееся тем, что перемножитель содержит первый - третий элементы И, первый - пятый сумматоры, блок вычисления модуля и первый - третий инверторы, входы которых являются соответственно первым, пятым и девятым входами перемножителя, выход каждого инвертора подключен к первому входу одноименного элемента И, выход которого соединен со старшим разрядом первого входа одноименного сумматора, вторые входы первого-третьего элементов И объединены с младшими разрядами первых входов одноименных сумматоров и являются соответственно вторым, шестым и десятым входами перемножителя, старшие разряды вторых входов первого - третьего сумматоров являются соответственно третьим, четвертым, седьмым, восьмым, одиннадцатым и двенадцатым входами перемножителя, выходы первого и второго сумматоров подключены к первому и второму входам четвертого сумматора, выход которого и выход третьего сумматора соединены с первым и вторым входами пятого сумматора, первый - четвертый разряды выхода которого подключены к соответствующим разрядам входа блока вычисления модуля, выход которого является выходом перемножителя.

7. Устройство по п.6, отличающееся тем, что блок вычисления модуля содержит элемент ИЛИ, первый и второй элементы И - НЕ и первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ - НЕ, первые входы элемента ИЛИ и второго элемента И - НЕ объединены и являются первым разрядом входов и первым разрядом выходов блока, выход второго элемента И - НЕ соединен с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ - НЕ, второй вход которого объединен с вторым входом элемента ИЛИ и является вторым разрядом входов блока, выход элемента ИЛИ подключен к первому входу первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ - НЕ, второй вход которого является третьим разрядом входов блока, вторые входы элементов И - НЕ объединены и являются четвертым разрядом входов блока, выходы второго и первого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ - НЕ являются соответственно вторым и третьим разрядами выходов блока.

8. Устройство по п.1, отличающееся тем, что блок принятия решений содержит первый - третий элементы ИЛИ и первый - четвертый компараторы, первые входы которых являются соответственно первым - четвертым информационными входами блока, вторые входы всех компараторов объединены и являются опорным входом блока, выходы первого, второго и третьего, четвертого компараторов подключены к входам соответственно первого и второго элементов ИЛИ, выходы которых соединены с входами третьего элемента ИЛИ, выход которого является выходом блока.