RU2018144039A - METHOD OF DIGITAL SIGNAL FILTRATION AND ITS IMPLEMENTING DEVICE - Google Patents

METHOD OF DIGITAL SIGNAL FILTRATION AND ITS IMPLEMENTING DEVICE Download PDF

Info

Publication number
RU2018144039A
RU2018144039A RU2018144039A RU2018144039A RU2018144039A RU 2018144039 A RU2018144039 A RU 2018144039A RU 2018144039 A RU2018144039 A RU 2018144039A RU 2018144039 A RU2018144039 A RU 2018144039A RU 2018144039 A RU2018144039 A RU 2018144039A
Authority
RU
Russia
Prior art keywords
inputs
adder
intersection
samples
impulse response
Prior art date
Application number
RU2018144039A
Other languages
Russian (ru)
Other versions
RU2743853C2 (en
RU2018144039A3 (en
Inventor
Алексей Витальевич Волков
Евгений Владимирович Кравцов
Руслан Иванович Рюмшин
Михаил Олегович Лихоманов
Виталий Константинович Славнов
Original Assignee
Федеральное государственное казенное военное образовательное учреждение высшего образования "Военный учебно-научный центр Военно-воздушных сил "Военно-воздушная академия имени профессора Н.Е. Жуковского и Ю.А. Гагарина" (г. Воронеж) Министерства обороны Российской Федерации
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное казенное военное образовательное учреждение высшего образования "Военный учебно-научный центр Военно-воздушных сил "Военно-воздушная академия имени профессора Н.Е. Жуковского и Ю.А. Гагарина" (г. Воронеж) Министерства обороны Российской Федерации filed Critical Федеральное государственное казенное военное образовательное учреждение высшего образования "Военный учебно-научный центр Военно-воздушных сил "Военно-воздушная академия имени профессора Н.Е. Жуковского и Ю.А. Гагарина" (г. Воронеж) Министерства обороны Российской Федерации
Priority to RU2018144039A priority Critical patent/RU2743853C2/en
Publication of RU2018144039A publication Critical patent/RU2018144039A/en
Publication of RU2018144039A3 publication Critical patent/RU2018144039A3/ru
Application granted granted Critical
Publication of RU2743853C2 publication Critical patent/RU2743853C2/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/06Non-recursive filters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Complex Calculations (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Claims (2)

1. Способ цифровой фильтрации сигнала, включающий в себя задержку каждого k-го отсчета сигнала xk последовательно на j⋅Z-1 интервалов дискретизации, где k - любое целое положительное число, включая нуль,
Figure 00000001
Z-1 - оператор задержки на интервал, a N>1 - порядок фильтрации, использование отсчетов импульсной характеристики фильтрации из множества {aj} для умножения, где aj - j-й отсчет импульсной характеристики, суммирование задержанных отсчетов, отличающийся тем, что при умножении каждого из отсчетов импульсной характеристики применяют коэффициент включения отсчетов импульсной характеристики n>0 в множестве {n⋅aj}, а перед суммированием каждый из задержанных отсчетов сигнала из множества {xk-j} подвергают операции пересечения с соответствующим j-м произведением из множества {n⋅aj}, при этом пересечение реализуют в виде разности модуля суммы задержанного отсчета сигнала с произведением из множества {n⋅aj} и модуля разности этого отсчета с этим произведением в соответствии с выражением
Figure 00000002
1. A method of digital filtering a signal, including the delay of each k-th sample of the signal x k sequentially at j⋅Z -1 sampling intervals, where k is any positive integer, including zero,
Figure 00000001
Z -1 is the interval delay operator, a N> 1 is the filtering order, using samples of the impulse response of the filter from the set {a j } for multiplication, where a j is the jth sample of the impulse response, summing up the delayed samples, characterized in that when multiplying each of the samples of the impulse response, the inclusion factor of impulse response samples n> 0 in the set {n⋅a j } is used, and before summing each of the delayed samples of the signal from the set {x kj } is subjected to the intersection operation with the corresponding jth product from the set {n⋅a j }, the intersection being realized in the form of the difference in the modulus of the sum of the delayed sample of the signal with the product from the set {n⋅a j } and the modulus of the difference in this reference with this product in accordance with the expression
Figure 00000002
2. Устройство цифровой фильтрации сигнала, содержащее N-1 последовательно включенных элементов задержки, где N>1, вход первого элемента задержки является сигнальным входом устройства, N входов отсчетов импульсной характеристики устройства, N умножителей, первые входы которых связаны с соответствующими входами отсчетов импульсной характеристики и сумматор на N входов, выход которого является выходом устройства, отличающееся тем, что введены вход коэффициента включения отсчетов импульсной характеристики, связанный одновременно с вторыми входами умножителей, N блоков пересечения с двумя входами и одним выходом каждый, связанные выходами с соответствующими входами сумматора, первые входы блоков пересечения связаны с соответствующими выходами умножителей, вторые входы блоков пересечения, начиная с первого блока, связаны с соответствующими выходами элементов задержки, начиная с первого элемента, а второй вход нулевого блока пересечения связан с сигнальным входом устройства, при этом каждый блок пересечения включает в себя первый сумматор с первым прямым и вторым инверсным входами, второй сумматор с первым и вторым прямыми входами и третий сумматор с первым инверсным и вторым прямым входами, первый и второй вычислитель модуля, причем первые входы первого и второго сумматора являются первым входом блока пересечения, вторые входы первого и второго сумматора являются вторым входом блока пересечения, выходы первого и второго сумматора соединены с первым и вторым входами третьего сумматора через первый и второй вычислители модуля соответственно, выход третьего сумматора является выходом блока пересечения.2. A digital signal filtering device containing N-1 series-connected delay elements, where N> 1, the input of the first delay element is the signal input of the device, N inputs of samples of the impulse response of the device, N multipliers, the first inputs of which are connected to the corresponding inputs of samples of the impulse response and an adder to N inputs, the output of which is the output of the device, characterized in that the input of the inclusion coefficient of the impulse response samples is connected, connected simultaneously with the second inputs of the multipliers, N blocks of intersection with two inputs and one output each, connected by the outputs with the corresponding inputs of the adder, the first the inputs of the intersection blocks are connected to the corresponding outputs of the multipliers, the second inputs of the intersection blocks, starting from the first block, are connected to the corresponding outputs of the delay elements, starting from the first element, and the second input of the zero crossing block is connected to the signal input of the device, with each the intersection lock includes the first adder with the first direct and second inverse inputs, the second adder with the first and second direct inputs and the third adder with the first inverse and second direct inputs, the first and second calculator of the module, the first inputs of the first and second adder are the first input intersection unit, the second inputs of the first and second adder are the second input of the intersection unit, the outputs of the first and second adder are connected to the first and second inputs of the third adder through the first and second calculators of the module, respectively, the output of the third adder is the output of the intersection unit.
RU2018144039A 2018-12-12 2018-12-12 Digital signal filtering method and device realizing said signal RU2743853C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2018144039A RU2743853C2 (en) 2018-12-12 2018-12-12 Digital signal filtering method and device realizing said signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2018144039A RU2743853C2 (en) 2018-12-12 2018-12-12 Digital signal filtering method and device realizing said signal

Publications (3)

Publication Number Publication Date
RU2018144039A true RU2018144039A (en) 2020-06-15
RU2018144039A3 RU2018144039A3 (en) 2020-12-03
RU2743853C2 RU2743853C2 (en) 2021-03-01

Family

ID=71095459

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2018144039A RU2743853C2 (en) 2018-12-12 2018-12-12 Digital signal filtering method and device realizing said signal

Country Status (1)

Country Link
RU (1) RU2743853C2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1377872A1 (en) * 1986-09-01 1988-02-28 Киевский Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции Device for digital filtering
RU2024184C1 (en) * 1990-11-29 1994-11-30 Валентин Евгеньевич Козлов Digital filter
CN100367677C (en) * 2001-08-23 2008-02-06 西门子公司 Adaptive filtering method and filter for filtering a radio signal in a mobile radio-communication system
RU2460130C1 (en) * 2011-04-13 2012-08-27 Закрытое акционерное общество "Ассоциация предприятий морского приборостроения" Method for digital recursive band-pass filtering and digital filter for realising said method
RU113597U1 (en) * 2011-05-31 2012-02-20 Виктор Константинович Шакурский DIGITAL FILTER WITH MOVABLE PHASE FREQUENCY CHARACTERISTIC

Also Published As

Publication number Publication date
RU2743853C2 (en) 2021-03-01
RU2018144039A3 (en) 2020-12-03

Similar Documents

Publication Publication Date Title
Kulhánek Introduction to digital filtering in geophysics
Wei et al. Generalized sampling expansion for bandlimited signals associated with the fractional Fourier transform
JP2777207B2 (en) Reconfigurable multiprocessor
Daher et al. Overlap-save and overlap-add filters: Optimal design and comparison
EP2319177B1 (en) Filtering device with a hierarchical structure, and reconfigurable filtering device
RU2018144039A (en) METHOD OF DIGITAL SIGNAL FILTRATION AND ITS IMPLEMENTING DEVICE
Garibotto et al. Fast on-line implementation of two-dimensional median filtering
Avinash et al. FPGA implementation of discrete wavelet transform using distributed arithmetic architecture
BenSaleh et al. Scalable design of microprogrammed digital FIR filter for sensor processing subsystem
Žarić et al. Hardware realization of the robust time–frequency distributions
CN105515548B (en) Multichannel based on FPGA extracts the method and device of multiplex filter
Qasim et al. Efficient FPGA implementation of microprogram control unit based FIR filter using Xilinx and Synopsys tools
RU2370780C1 (en) Method of measuring energy spectrum parametres of two-dimensional signal
KalaiPriya et al. Vlsi implementation of nonlinear variable cutoff high pass filter algorithm
CN104391825A (en) Method of quickly solving node impedance matrix of electric power system based on Gaussian elimination method
Daher et al. Fast algorithm for optimal design of block digital filters based on circulant matrices
RU2647701C1 (en) Device for discrete-time fourier transform
Shil A Study on Some Discrete Transforms of Engineering Sciences
Abdul-Jabbar et al. Efficient IIR wavelet filter banks with approximate linear-phase in pass-band
SU1149274A1 (en) Digital spectrum analyser
SU961103A1 (en) Apparatus for computing digital filter coefficients
RU1774349C (en) Nonrecursive digital filter
Katkar et al. VLSI implementation of fast convolution
Devamane FPGA Implementation of FIR Filter Using BitSerial Arithmetic Technique
Asl et al. Simultaneous estimation of sparse signals and systems at sub-Nyquist rates