RU2018121280A - Криптографическое устройство, приспособленное для вычисления целевого блочного шифра - Google Patents

Криптографическое устройство, приспособленное для вычисления целевого блочного шифра Download PDF

Info

Publication number
RU2018121280A
RU2018121280A RU2018121280A RU2018121280A RU2018121280A RU 2018121280 A RU2018121280 A RU 2018121280A RU 2018121280 A RU2018121280 A RU 2018121280A RU 2018121280 A RU2018121280 A RU 2018121280A RU 2018121280 A RU2018121280 A RU 2018121280A
Authority
RU
Russia
Prior art keywords
value
block cipher
masking
result
control unit
Prior art date
Application number
RU2018121280A
Other languages
English (en)
Other versions
RU2018121280A3 (ru
RU2711193C2 (ru
Inventor
Рональд РИТМАН
ХОГ Себастиан Якобус Антониус ДЕ
Original Assignee
Конинклейке Филипс Н.В.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Конинклейке Филипс Н.В. filed Critical Конинклейке Филипс Н.В.
Publication of RU2018121280A publication Critical patent/RU2018121280A/ru
Publication of RU2018121280A3 publication Critical patent/RU2018121280A3/ru
Application granted granted Critical
Publication of RU2711193C2 publication Critical patent/RU2711193C2/ru

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/005—Manufacturing coaxial lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/06—Coaxial lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/004—Countermeasures against attacks on cryptographic mechanisms for fault attacks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/16—Obfuscation or hiding, e.g. involving white box
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Storage Device Security (AREA)
  • Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
  • Communication Control (AREA)
  • Input From Keyboards Or The Like (AREA)

Claims (42)

1. Криптографическое устройство (100), приспособленное для вычисления целевого блочного шифра
Figure 00000001
по входному сообщению (110), причем устройство содержит:
первый блочный шифратор (121), выполненный с возможностью вычислять целевой блочный шифр
Figure 00000001
по входному сообщению, получая первый результат блочного шифра (
Figure 00000002
),
второй блочный шифратор (122), выполненный с возможностью вычислять целевой блочный шифр
Figure 00000001
по входному сообщению, получая второй результат блочного шифра (
Figure 00000003
),
первый блок управления (130), выполненный с возможностью принятия первого результата блочного шифра и второго результата блочного шифра в качестве входа, при этом блок управления принимает в качестве входа первое значение и второе значение и выдает первое значение, только если первое значение и второе значение равны, причем блок управления выполнен с возможностью:
- объединять первое значение и второе значение посредством применения первой функции объединения (140) к первому значению и второму значению, получая значение сравнения
Figure 00000004
причем функция объединения равна предварительно определенному значению (0;
Figure 00000005
), только если первое значение и второе значение равны,
- вычислять вспомогательный блочный шифр (142,
Figure 00000006
) по значению сравнения, получая вычисленное значение управления
Figure 00000007
, и
- объединять (150) первое значение, вычисленное значение управления
Figure 00000007
и сохраненное значение управления
Figure 00000008
посредством применения второй функции объединения, причем вторая функция объединения выдает первое значение, только если вычисленное значение управления
Figure 00000007
равно сохраненному значению управления
Figure 00000008
.
2. Криптографическое устройство по п. 1, в котором первым блоком управления является блок управления маскированием, причем блок управления маскированием вычисляет маскирующий блочный шифр (141,
Figure 00000001
) по первому значению, таким образом получая первое значение в маскированном виде, причем вторая функция объединения применяется в отношении первого значения в маскированном виде, при этом блок управления маскированием выдает первое значение в маскированном виде, только если первое значение и второе значение равны.
3. Криптографическое устройство по п. 2, содержащее дополнительный блочный шифратор (135), выполненный с возможностью вычислять инверсию маскирующего блочного шифра
Figure 00000009
по результату первого блока управления.
4. Криптографическое устройство по п. 2, содержащее
третий блочный шифратор (123), выполненный с возможностью вычислять целевой блочный шифр
Figure 00000001
по входному сообщению, получая третье значение
Figure 00000010
,
четвертый блочный шифратор (124), выполненный с возможностью вычислять целевой блочный шифр
Figure 00000001
по входному сообщению, получая четвертое значение
Figure 00000011
,
второй блок управления маскированием (230), выполненный с возможностью принятия третьего результата блочного шифра и четвертого результата блочного шифра в качестве входа, причем второй маскирующий блок использует тот же маскирующий блочный шифр, что и первый блок управления маскированием,
третий блок управления маскированием (330), выполненный с возможностью принятия результата первого блока управления маскированием и результата второго блока управления маскированием в качестве входа, причем третий блок маскирования использует инверсию маскирующего блочного шифра первого и второго блока управления маскированием.
5. Криптографическое устройство по любому из предыдущих пунктов, при этом маскирующий блочный шифр
Figure 00000012
является таким же блочным шифром, как вспомогательный блочный шифр (
Figure 00000006
).
6. Криптографическое устройство по любому из предыдущих пунктов, при этом каждый из целевых блочных шифров
Figure 00000013
в первом и втором блочных шифраторах содержит последовательность из множества раундов блочного шифра и один или более фиктивных раундов, перемеженных с раундами блочного шифра, при этом последний раунд блочного шифра в последовательности первого блочного шифратора не совмещен с последним раундом блочного шифра в последовательности второго блочного шифратора.
7. Криптографическое устройство по п. 6, при этом последовательность раундов в целевом блочном шифре
Figure 00000013
в первом или втором блочном шифраторе содержит фиктивный раунд и инверсию этого фиктивного раунда.
8. Криптографическое устройство по п. 6 или 7, при этом первая переменная раунда в последовательности целевого блочного шифра
Figure 00000013
в первом блочном шифраторе совместно кодируется с соответствующей второй переменной в том же раунде в последовательности целевого блочного шифра
Figure 00000013
во втором блочном шифраторе.
9. Криптографическое устройство по п. 8, при этом совместное кодирование первой и второй переменных распределяется на множественные доли.
10. Криптографическое устройство по любому из предыдущих пунктов, содержащее:
множественные блочные шифраторы, каждый из которых выполнен с возможностью вычислять целевой блочный шифр
Figure 00000001
по входному сообщению, получая результат блочного шифра
Figure 00000014
,
множественные первые блоки управления, выполненные с возможностью принятия в качестве входа двух результатов блочного шифра из результатов блочного шифра
Figure 00000015
множественных блочных шифраторов,
один или более вторых блоков управления для объединения результатов множественных первых блоков управления для выдачи итогового результата блочного шифра, причем итоговый результат блочного шифра равен результату блочного шифра первого блочного шифратора из множественных блочных шифраторов, только если все результаты блочного шифра
Figure 00000014
множественных блочных шифраторов равны.
11. Криптографическое устройство по любому из предыдущих пунктов, при этом
первой функцией объединения является исключающее ИЛИ (XOR) для первого значения и второго значения, или
по меньшей мере часть первой функции объединения образована арифметической разностью между по меньшей мере частью первого значения и по меньшей мере частью второго значения, или
по меньшей мере часть первой функции объединения образована посредством применения таблицы соответствий к по меньшей мере части первого значения и по меньшей мере части второго значения, причем таблица соответствий дает предварительно определенное значение, если по меньшей мере часть первого значения и по меньшей мере часть второго значения равны.
12. Криптографическое устройство по любому из предыдущих пунктов, при этом
второй функцией объединения является исключающее ИЛИ (XOR) для первого значения или маскированного первого значения, вычисленного значения управления
Figure 00000007
и сохраненного значения управления
Figure 00000008
,
по меньшей мере часть второй функции объединения образована посредством суммы по меньшей мере части первого значения или маскированного первого значения, по меньшей мере части вычисленного значения управления
Figure 00000007
минус по меньшей мере часть сохраненного значения управления
Figure 00000008
,
по меньшей мере часть второй функции объединения образована посредством суммы по меньшей мере части первого значения или маскированного первого значения, по меньшей мере части сохраненного значения управления
Figure 00000008
минус по меньшей мере часть вычисленного значения управления
Figure 00000007
,
по меньшей мере часть второй функции объединения образована посредством применения таблицы соответствий к по меньшей мере части первого значения или маскированного первого значения, по меньшей мере части вычисленного значения управления
Figure 00000007
и по меньшей мере части сохраненного значения управления
Figure 00000008
, причем таблица соответствий дает по меньшей мере часть первого значения или маскированного первого значения, если по меньшей мере часть вычисленного значения управления
Figure 00000007
и по меньшей мере часть сохраненного значения управления
Figure 00000008
равны.
13. Криптографическое устройство по любому из предыдущих пунктов, при этом первый блочный шифратор, второй блочный шифратор и первый блок управления реализованы как одна или более табличных сетей.
14. Криптографический способ (600) для вычисления целевого блочного шифра
Figure 00000013
по входному сообщению (110), содержащий этапы, на которых:
вычисляют (610) целевой блочный шифр
Figure 00000013
по входному сообщению, получая первый результат блочного шифра
Figure 00000016
,
вычисляют (620) целевой блочный шифр
Figure 00000013
по входному сообщению, получая второй результат блочного шифра
Figure 00000017
,
используют (630) первый результат блочного шифра и второй результат блочного шифра в качестве входа при первом действии управления, при этом первое действие управления принимает в качестве входа первое значение и второе значение и выдает первое значение, только если первое значение и второе значение равны, причем данное действие управления содержит этапы, на которых:
- объединяют (631) первое значение и второе значение посредством применения первой функции объединения (140) к первому значению и второму значению, получая значение сравнения
Figure 00000018
причем функция объединения равна предварительно определенному значению (0;
Figure 00000019
), только если первое значение и второе значение равны,
- вычисляют (632) вспомогательный блочный шифр (142,
Figure 00000006
) по значению сравнения, получая вычисленное значение управления
Figure 00000007
, и
- объединяют (633) (150) первое значение, вычисленное значение управления
Figure 00000007
и сохраненное значение управления
Figure 00000008
посредством применения второй функции объединения, причем вторая функция объединения выдает первое значение, только если вычисленное значение управления
Figure 00000007
равно сохраненному значению управления
Figure 00000008
.
15. Компьютерная программа (1020), содержащая инструкции компьютерной программы, приспособленные для выполнения способа по п. 14, когда компьютерная программа исполняется на компьютере.
16. Машиночитаемый носитель (1000), содержащий компьютерную программу (1020) по п. 15.
RU2018121280A 2015-11-09 2016-10-20 Криптографическое устройство, приспособленное для вычисления целевого блочного шифра RU2711193C2 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL2015745 2015-11-09
NL2015745A NL2015745B1 (en) 2015-11-09 2015-11-09 A cryptographic device arranged to compute a target block cipher.
PCT/EP2016/075145 WO2017080769A1 (en) 2015-11-09 2016-10-20 A cryptographic device arranged to compute a target block cipher

Publications (3)

Publication Number Publication Date
RU2018121280A true RU2018121280A (ru) 2019-12-12
RU2018121280A3 RU2018121280A3 (ru) 2019-12-12
RU2711193C2 RU2711193C2 (ru) 2020-01-15

Family

ID=55697422

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2018121280A RU2711193C2 (ru) 2015-11-09 2016-10-20 Криптографическое устройство, приспособленное для вычисления целевого блочного шифра

Country Status (9)

Country Link
US (2) US10841077B2 (ru)
EP (1) EP3375128B1 (ru)
JP (1) JP6517438B2 (ru)
CN (1) CN108352981B (ru)
BR (1) BR112018009241A8 (ru)
NL (1) NL2015745B1 (ru)
RU (1) RU2711193C2 (ru)
TR (1) TR201910624T4 (ru)
WO (1) WO2017080769A1 (ru)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3407528A1 (en) 2017-05-24 2018-11-28 Koninklijke Philips N.V. Cryptographic device and method
EP3413500A1 (en) 2017-06-09 2018-12-12 Koninklijke Philips N.V. Device and method to compute a block cipher
EP3419005A1 (en) * 2017-06-22 2018-12-26 Gemalto Sa Computing device processing expanded data
US11515998B2 (en) * 2017-08-22 2022-11-29 Nippon Telegraph And Telephone Corporation Secure computation device, secure computation method, program, and recording medium
FR3074323B1 (fr) 2017-11-30 2019-12-06 Idemia France Procede et dispositif de traitement cryptographique de donnees
CN108574566A (zh) * 2018-02-13 2018-09-25 北京梆梆安全科技有限公司 一种白盒加解密方法、装置及存储介质
FR3078463A1 (fr) * 2018-02-26 2019-08-30 Stmicroelectronics (Rousset) Sas Procede et dispositif de realisation d'operations en table de substitution
FR3078464A1 (fr) * 2018-02-26 2019-08-30 Stmicroelectronics (Rousset) Sas Procede et circuit de mise en oeuvre d'une table de substitution
US11218291B2 (en) * 2018-02-26 2022-01-04 Stmicroelectronics (Rousset) Sas Method and circuit for performing a substitution operation
CN109088721B (zh) * 2018-10-02 2022-01-28 复旦大学 一种可委托揭序加密方法
EP3664359A1 (en) * 2018-12-07 2020-06-10 Koninklijke Philips N.V. A computation device using shared shares
EP3672139A1 (en) 2018-12-19 2020-06-24 Koninklijke Philips N.V. A circuit compiling device and circuit evaluation device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154976A (ja) * 1996-11-22 1998-06-09 Toshiba Corp タンパーフリー装置
IL139935A (en) * 1998-06-03 2005-06-19 Cryptography Res Inc Des and other cryptographic processes with leak minimization for smartcards and other cryptosystems
CA2327911A1 (en) 2000-12-08 2002-06-08 Cloakware Corporation Obscuring functions in computer software
FR2829331B1 (fr) 2001-09-04 2004-09-10 St Microelectronics Sa Procede de securisation d'une quantite secrete
EP1387519A3 (fr) * 2002-07-09 2004-02-18 Cp8 Procédé de sécurisation d'un ensemble électronique contre des attaques par introduction d'erreurs
FR2867635B1 (fr) 2004-03-11 2006-09-22 Oberthur Card Syst Sa Procede de traitement de donnees securise, base notamment sur un algorithme cryptographique
FR2871969B1 (fr) * 2004-06-18 2006-12-01 Sagem Procede et dispositif d'execution d'un calcul cryptographique
US8065532B2 (en) * 2004-06-08 2011-11-22 Hrl Laboratories, Llc Cryptographic architecture with random instruction masking to thwart differential power analysis
EP1997265B1 (en) * 2006-03-10 2020-08-05 Irdeto B.V. Integrity of a data processing system using white-box for digital content protection
JP5261088B2 (ja) * 2008-09-09 2013-08-14 富士通株式会社 不正操作検知回路、不正操作検知回路を備えた装置、及び不正操作検知方法
US8971526B2 (en) * 2011-07-26 2015-03-03 Crocus-Technology Sa Method of counter-measuring against side-channel attacks
RU2657178C2 (ru) * 2012-11-07 2018-06-08 Конинклейке Филипс Н.В. Вычислительное устройство, хранящее таблицы соответствия для вычисления функции
MX343892B (es) * 2012-12-21 2016-11-28 Koninklijke Philips Nv Dispositivo de computo configurado con una red de tablas.
US10142099B2 (en) * 2013-01-11 2018-11-27 Qualcomm Incorporated Method and apparatus for a computable, large, variable and secure substitution box
US10127390B2 (en) * 2013-03-27 2018-11-13 Irdeto B.V. Tamper resistant cryptographic algorithm implementation
CN104657244A (zh) * 2015-02-10 2015-05-27 上海创景计算机系统有限公司 嵌入式设备cpu总线故障注入测试系统及测试方法
US9473941B1 (en) * 2015-06-16 2016-10-18 Nokia Technologies Oy Method, apparatus, and computer program product for creating an authenticated relationship between wireless devices
EP3220305B1 (en) * 2016-02-22 2018-10-31 Eshard Method of testing the resistance of a circuit to a side channel analysis of second order or more
EP3300291A1 (en) * 2016-09-27 2018-03-28 Gemalto SA Method to counter dca attacks of order 2 and higher
US10673616B2 (en) * 2017-01-11 2020-06-02 Qualcomm Incorporated Lightweight mitigation against first-order probing side-channel attacks on block ciphers
EP3413500A1 (en) * 2017-06-09 2018-12-12 Koninklijke Philips N.V. Device and method to compute a block cipher
EP3584991A1 (en) * 2018-06-18 2019-12-25 Koninklijke Philips N.V. Device for data encryption and integrity

Also Published As

Publication number Publication date
US10841077B2 (en) 2020-11-17
JP2018533312A (ja) 2018-11-08
BR112018009241A8 (pt) 2019-02-26
BR112018009241A2 (pt) 2018-11-06
US20180331820A1 (en) 2018-11-15
CN108352981A (zh) 2018-07-31
RU2018121280A3 (ru) 2019-12-12
US11362802B2 (en) 2022-06-14
NL2015745B1 (en) 2017-05-26
TR201910624T4 (tr) 2019-08-21
EP3375128B1 (en) 2019-05-15
WO2017080769A1 (en) 2017-05-18
CN108352981B (zh) 2021-06-29
RU2711193C2 (ru) 2020-01-15
EP3375128A1 (en) 2018-09-19
JP6517438B2 (ja) 2019-05-22
US20210050313A1 (en) 2021-02-18

Similar Documents

Publication Publication Date Title
RU2018121280A (ru) Криптографическое устройство, приспособленное для вычисления целевого блочного шифра
JP2020507222A5 (ru)
BR112019000541A2 (pt) métodos de superpixel para redes neurais convolucionais
NZ754509A (en) Abstract enclave identity
WO2017142397A8 (en) Device and method for generating a group equivariant convolutional neural network
BR112016030050A2 (pt) modulação de pulso assíncrono para codificação de sinal baseada em limite
WO2018127456A3 (en) Pinocchio / trinocchio on authenticated data
RU2017122260A (ru) Электронное вычислительное устройство для выполнения замаскированных арифметических действий
SG11201909119YA (en) Search method and apparatus and non-temporary computer-readable storage medium
EP4000216C0 (en) METHOD OF GENERATION OF CRYPTOGRAPHIC PSEUDONYMS, COMPUTER SYSTEM, COMPUTER PROGRAM AND COMPUTER READABLE MEDIA
BR112017006236A2 (pt) dispositivo de cálculo eletrônico, dispositivo de codificação de anel, dispositivo de cálculo de tabela, método de cálculo eletrônico, programa de computador, e, mídia legível por computador
EP3182298A3 (en) Smart elastic scaling based on application scenarios
MX2019006912A (es) Criptografia de caja blanca fuerte.
PL4000217T3 (pl) Sposób kryptograficznego mapowania pseudonimu, układ komputerowy, program komputerowy i nośnik czytelny dla komputera
JP2018515812A5 (ru)
EP3153997A3 (en) Neural network unit with output buffer feedback and masking capability
JP2018506057A (ja) 電子計算装置
Fukasawa et al. Galois points for a plane curve and its dual curve
Fay Double-and-add with relative Jacobian coordinates
WO2005081934A3 (en) Computer-implemented methods and systems for generating elastic block ciphers for encryption and decryption
KR102132935B1 (ko) 유한체 곱셈 방법 및 장치
PL412893A1 (pl) System szyfratora ze zintegrowanym generatorem kluczy jednorazowych oraz sposób generowania jednorazowych kluczy szyfrowania
Kontak et al. Cryptanalysis of the FSR-255 hash function
US8355501B1 (en) Method of collision-free hashing for near-match inputs
Thabet et al. On boundary value problems for fractional integro-differential equations in Banach spaces