JP6517438B2 - ターゲットブロック暗号を計算する暗号デバイス - Google Patents
ターゲットブロック暗号を計算する暗号デバイス Download PDFInfo
- Publication number
- JP6517438B2 JP6517438B2 JP2018523414A JP2018523414A JP6517438B2 JP 6517438 B2 JP6517438 B2 JP 6517438B2 JP 2018523414 A JP2018523414 A JP 2018523414A JP 2018523414 A JP2018523414 A JP 2018523414A JP 6517438 B2 JP6517438 B2 JP 6517438B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- block cipher
- control
- unit
- masking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000000873 masking effect Effects 0.000 claims description 107
- 238000000034 method Methods 0.000 claims description 29
- 238000004590 computer program Methods 0.000 claims description 23
- 230000006870 function Effects 0.000 description 74
- 238000013478 data encryption standard Methods 0.000 description 18
- 230000000875 corresponding effect Effects 0.000 description 13
- 238000004364 calculation method Methods 0.000 description 10
- 238000004458 analytical method Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000004422 calculation algorithm Methods 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003278 mimic effect Effects 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000021615 conjugation Effects 0.000 description 1
- 238000012885 constant function Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
- G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
- H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
- H01P11/005—Manufacturing coaxial lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/06—Coaxial lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/002—Countermeasures against attacks on cryptographic mechanisms
- H04L9/004—Countermeasures against attacks on cryptographic mechanisms for fault attacks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6616—Vertical connections, e.g. vias
- H01L2223/6622—Coaxial feed-throughs in active or passive substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/16—Obfuscation or hiding, e.g. involving white box
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Security & Cryptography (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Theoretical Computer Science (AREA)
- Ceramic Engineering (AREA)
- Storage Device Security (AREA)
- Communication Control (AREA)
- Input From Keyboards Or The Like (AREA)
- Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
Description
入力メッセージに対してターゲットブロック暗号を計算して、第1のブロック暗号結果を得る第1のブロック暗号ユニットと、
入力メッセージに対してターゲットブロック暗号を計算して、第2のブロック暗号結果を得る第2のブロック暗号ユニットと、
第1のブロック暗号結果及び第2のブロック暗号結果を入力として取る第1の制御ユニットとを含む。一般に、制御ユニットは、入力として、第1の値及び第2の値を取り、第1の値及び第2の値が同じである場合にのみ、第1の値を生成する。制御ユニットは、第1の値及び第2の値に第1の結合関数を適用することによって、第1の値及び第2の値を組み合わせて、比較値を得て、
比較値に対して補助ブロック暗号を計算して、計算された制御値を得て、
第2の結合関数を適用することによって、第1の値、計算された制御値及び記憶された制御値を組み合わせ、
上記第1の結合関数は、第1の値及び第2の値が同じである場合にのみ、所定値と同じであり、
上記第2の結合関数は、計算された制御値が記憶された制御値と同じである場合にのみ、第1の値を生成する。
−それぞれ、入力メッセージに対してターゲットブロック暗号(Bt)を計算し、ブロック暗号結果(Ci)が得られる複数のブロック暗号ユニットと、
−複数のブロック暗号ユニットのブロック暗号結果(Ci)の2つのブロック暗号結果を入力として取る1つ以上の第1の制御ユニットと、
−第1の制御ユニットの結果を組み合わせて最終ブロック暗号結果を生成する1つ以上の第2の制御ユニットと、
を含み、最終ブロック暗号結果は、複数のブロック暗号ユニットのすべてのブロック暗号結果(Ci)が同じである場合にのみ、複数のブロック暗号ユニットの第1のブロック暗号ユニットのブロック暗号結果と同じである。一実施形態では、第1の制御ユニットの数は3以上である。図3、図4a及び図4bに、このタイプの実施形態が示されている。
−入力メッセージに対してターゲットブロック暗号Btを計算し、第3の値C3を得る第3のブロック暗号ユニット123と、
−入力メッセージに対してターゲットブロック暗号Btを計算し、第4の値C4を得る第4のブロック暗号ユニット124とを含む。
−入力メッセージに対してターゲットブロック暗号Btを計算して、第1のブロック暗号結果C1を得るステップ610と、
−入力メッセージに対してターゲットブロック暗号Btを計算して、第2のブロック暗号結果C2を得るステップ620と、
−第1のブロック暗号結果及び第2のブロック暗号結果を、第1の制御動作における入力として使用するステップ630とを含む。
−第1の値及び第2の値に第1の結合関数140(当該結合関数は、第1の値及び第2の値が同じである場合にのみ、所定値(例えば0又はδ)と同じである)を適用することによって、第1の値及び第2の値を組み合わせて、比較値を得るステップ631と、
−比較値に対して補助ブロック暗号142 B1を計算し、計算された制御値Δcompを得るステップ632と、
−第2の結合関数(第2の結合関数は、計算された制御値Δcompが記憶された制御値Δstoreと同じである場合にのみ、第1の値を生成する)を適用することによって、第1の値、計算された制御値Δcomp及び記憶された制御値Δstoreを組み合わせるステップ633とを含む。
110 入力メッセージ
121〜128 ブロック暗号ユニット
121 第1のブロック暗号ユニット
122 第2のブロック暗号ユニット
123 第3のブロック暗号ユニット
124 第4のブロック暗号ユニット
130 第1の制御ユニット
131 第1のマスキング制御ユニット
135 更なるブロック暗号ユニット
140、240、340 第1の結合関数
141、241、341 マスキングブロック暗号
142、242、342 補助ブロック暗号
150、250、350 第2の結合関数
160 ストレージユニット
200 暗号デバイス
230 第2のマスキング制御ユニット
330 第3の制御ユニット
330 第3のマスキング制御ユニット
400 暗号デバイス
431〜434 第1の制御ユニット
435〜437 第2の制御ユニット
Ci ブロック暗号結果
Δstore 記憶制御値
Δcomp 計算制御値
Bt ターゲットブロック暗号
Bm マスキングブロック暗号
B1 補助ブロック暗号
Claims (16)
- 入力メッセージに対してターゲットブロック暗号を計算する暗号デバイスであって、
前記入力メッセージに対して前記ターゲットブロック暗号を計算して、第1のブロック暗号結果を得る第1のブロック暗号ユニットと、
前記入力メッセージに対して前記ターゲットブロック暗号を計算して、第2のブロック暗号結果を得る第2のブロック暗号ユニットと、
前記第1のブロック暗号結果及び前記第2のブロック暗号結果を入力として取る第1の制御ユニットと、
を含み、
前記第1の制御ユニットは、入力として、第1の値及び第2の値を取り、前記第1の値及び前記第2の値が同じである場合にのみ、前記第1の値を生成し、
前記第1の制御ユニットは、前記第1の値及び前記第2の値に第1の結合関数を適用することによって、前記第1の値及び前記第2の値を組み合わせて、比較値を得て、
前記比較値に対して補助ブロック暗号を計算して、計算された制御値を得て、
第2の結合関数を適用することによって、前記第1の値、前記計算された制御値及び記憶された制御値を組み合わせ、
前記第1の結合関数は、前記第1の値及び前記第2の値が同じである場合にのみ、所定値と同じであり、
前記第2の結合関数は、前記計算された制御値が前記記憶された制御値と同じである場合にのみ、前記第1の値を生成する、暗号デバイス。 - 前記第1の制御ユニットは、マスキング制御ユニットであり、マスキング制御ユニットは、前記第1の値に対してマスキングブロック暗号を計算し、したがって、マスキングされた形式の前記第1の値が得られ、前記第2の結合関数は、マスキングされた形式の前記第1の値に適用され、前記マスキング制御ユニットは、前記第1の値及び前記第2の値が同じである場合にのみ、マスキングされた形式の前記第1の値を生成する、請求項1に記載の暗号デバイス。
- 前記第1の制御ユニットの前記結果に対して前記マスキングブロック暗号の逆元を計算する更なるブロック暗号ユニットを含む、請求項2に記載の暗号デバイス。
- 前記入力メッセージに対して前記ターゲットブロック暗号を計算して、第3の値を得る第3のブロック暗号ユニットと、
前記入力メッセージに対して前記ターゲットブロック暗号を計算して、第4の値を得る第4のブロック暗号ユニットと、
前記第3のブロック暗号結果及び前記第4のブロック暗号結果を入力として取る第2のマスキング制御ユニットと、
前記第1のマスキング制御ユニットの前記結果及び前記第2のマスキング制御ユニットの前記結果を入力として取る第3のマスキング制御ユニットと、
を含み、
前記第2のマスキング制御ユニットは、前記第1のマスキング制御ユニットと同じマスキングブロック暗号を使用し、
前記第3のマスキング制御ユニットは、前記第1のマスキング制御ユニット及び前記第2のマスキング制御ユニットの前記マスキングブロック暗号の逆元を使用する、請求項2に記載の暗号デバイス。 - 前記マスキングブロック暗号は、前記補助ブロック暗号と同じブロック暗号である、請求項1乃至4の何れか一項に記載の暗号デバイス。
- 前記第1のブロック暗号ユニット及び前記第2のブロック暗号ユニットにおける前記ターゲットブロック暗号は、それぞれ、複数のブロック暗号ラウンドと前記複数のブロック暗号ラウンドに散在する1つ以上のダミーラウンドとからなるシーケンスを含み、前記第1のブロック暗号ユニットの前記シーケンスにおける最後のブロック暗号ラウンドは、前記第2のブロック暗号ユニットの前記シーケンスにおける最後のブロック暗号ラウンドとはアラインされていない、請求項1乃至5の何れか一項に記載の暗号デバイス。
- 前記第1のブロック暗号ユニット又は前記第2のブロック暗号ユニットにおける前記ターゲットブロック暗号におけるラウンドの前記シーケンスは、ダミーラウンドと、前記ダミーラウンドの逆元とを含む、請求項6に記載の暗号デバイス。
- 前記第1のブロック暗号ユニットにおける前記ターゲットブロック暗号の前記シーケンスにおけるラウンドの第1の変数は、前記第2のブロック暗号ユニットにおける前記ターゲットブロック暗号の前記シーケンスにおける同じラウンドにおける対応する第2の変数と結合符号化される、請求項6又は7に記載の暗号デバイス。
- 前記第1の変数及び前記第2の変数の前記結合符号化は、複数のシェアにわたって分布する、請求項8に記載の暗号デバイス。
- それぞれ、前記入力メッセージに対して前記ターゲットブロック暗号を計算して、ブロック暗号結果を得る複数のブロック暗号ユニットと、
前記複数のブロック暗号ユニットの前記ブロック暗号結果のうちの2つのブロック暗号結果を入力として取る複数の第1の制御ユニットと、
最終ブロック暗号結果を生成するように、前記複数の第1の制御ユニットの前記結果を組み合わせる1つ以上の第2の制御ユニットと、
を含み、
前記最終ブロック暗号結果は、前記複数のブロック暗号ユニットのすべてのブロック暗号結果が同じである場合にのみ、前記複数のブロック暗号ユニットの第1のブロック暗号ユニットの前記ブロック暗号結果と同じである、請求項1乃至9の何れか一項に記載の暗号デバイス。 - 前記第1の結合関数は、前記第1の値及び前記第2の値の排他的ORであるか、又は、
前記第1の結合関数の少なくとも一部は、前記第1の値の少なくとも一部と前記第2の値の少なくとも一部との算術差によって形成されるか、又は、
前記第1の結合関数の少なくとも一部は、前記第1の値の少なくとも一部及び前記第2の値の少なくとも一部にルックアップテーブルを適用することによって形成され、前記ルックアップテーブルは、前記第1の値の前記少なくとも一部及び前記第2の値の前記少なくとも一部が同じである場合に、前記所定値を与える、請求項1乃至10の何れか一項に記載の暗号デバイス。 - 前記第2の結合関数は、前記第1の値又はマスキングされた第1の値、前記計算された制御値及び記憶された制御値の排他的ORであり、
前記第2の結合関数の少なくとも一部は、前記第1の値又は前記マスキングされた第1の値の少なくとも一部、前記計算された制御値の少なくとも一部の合計から、前記記憶された制御値の少なくとも一部を引いたものによって形成され、
前記第2の結合関数の少なくとも一部は、前記第1の値又は前記マスキングされた第1の値の少なくとも一部、前記記憶された制御値の少なくとも一部の合計から、前記計算された制御値の少なくとも一部を引いたものによって形成され、
前記第2の結合関数の少なくとも一部は、前記第1の値又は前記マスキングされた第1の値の少なくとも一部、前記計算された制御値の少なくとも一部及び前記記憶された制御値の少なくとも一部にルックアップテーブルを適用することによって形成され、前記ルックアップテーブルは、前記計算された制御値の前記少なくとも一部及び前記記憶された制御値の前記少なくとも一部が同じである場合に、前記第1の値又は前記マスキングされた第1の値の前記少なくとも一部を与える、請求項1乃至11の何れか一項に記載の暗号デバイス。 - 前記第1のブロック暗号ユニット、前記第2のブロック暗号ユニット及び前記第1の制御ユニットは、1つ以上のテーブルネットワークとして実装される、請求項1乃至12の何れか一項に記載の暗号デバイス。
- 入力メッセージに対してターゲットブロック暗号を計算する暗号デバイスの作動方法であって、
前記暗号デバイスの第1のブロック暗号ユニットが、前記入力メッセージに対して前記ターゲットブロック暗号を計算して、第1のブロック暗号結果を得るステップと、
前記暗号デバイスの第2のブロック暗号ユニットが、前記入力メッセージに対して前記ターゲットブロック暗号を計算して、第2のブロック暗号結果を得るステップと、
前記暗号デバイスの第1の制御ユニットが、前記第1のブロック暗号結果及び前記第2のブロック暗号結果を、第1の制御動作における入力として使用するステップと、
を含み、
前記第1の制御ユニットの前記第1の制御動作は、入力として、第1の値及び第2の値を取り、前記第1の値及び前記第2の値が同じである場合にのみ、前記第1の値を生成し、
前記第1の制御動作は、前記第1の値及び前記第2の値に第1の結合関数を適用することによって、前記第1の値及び前記第2の値を組み合わせて、比較値を得て、
前記比較値に対して補助ブロック暗号を計算して、計算された制御値を得て、
第2の結合関数を適用することによって、前記第1の値、前記計算された制御値及び記憶された制御値を組み合わせるステップを含み、
前記第1の結合関数は、前記第1の値及び前記第2の値が同じである場合にのみ、所定値と同じであり、
前記第2の結合関数は、前記計算された制御値が前記記憶された制御値と同じである場合にのみ、前記第1の値を生成する、暗号デバイスの作動方法。 - 入力メッセージに対してターゲットブロック暗号を計算して、第1のブロック暗号結果を得るステップと、
前記入力メッセージに対して前記ターゲットブロック暗号を計算して、第2のブロック暗号結果を得るステップと、
前記第1のブロック暗号結果及び前記第2のブロック暗号結果を、第1の制御動作における入力として使用するステップと、をコンピュータに実行させるためのコンピュータプログラムであって、
前記第1の制御動作は、入力として、第1の値及び第2の値を取り、前記第1の値及び前記第2の値が同じである場合にのみ、前記第1の値を生成し、
前記第1の制御動作は、前記第1の値及び前記第2の値に第1の結合関数を適用することによって、前記第1の値及び前記第2の値を組み合わせて、比較値を得て、
前記比較値に対して補助ブロック暗号を計算して、計算された制御値を得て、
第2の結合関数を適用することによって、前記第1の値、前記計算された制御値及び記憶された制御値を組み合わせるステップを含み、
前記第1の結合関数は、前記第1の値及び前記第2の値が同じである場合にのみ、所定値と同じであり、
前記第2の結合関数は、前記計算された制御値が前記記憶された制御値と同じである場合にのみ、前記第1の値を生成する、ことをコンピュータに実行させるためのコンピュータプログラム。 - 請求項15に記載のコンピュータプログラムを含む、記憶媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL2015745 | 2015-11-09 | ||
NL2015745A NL2015745B1 (en) | 2015-11-09 | 2015-11-09 | A cryptographic device arranged to compute a target block cipher. |
PCT/EP2016/075145 WO2017080769A1 (en) | 2015-11-09 | 2016-10-20 | A cryptographic device arranged to compute a target block cipher |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018533312A JP2018533312A (ja) | 2018-11-08 |
JP6517438B2 true JP6517438B2 (ja) | 2019-05-22 |
Family
ID=55697422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018523414A Active JP6517438B2 (ja) | 2015-11-09 | 2016-10-20 | ターゲットブロック暗号を計算する暗号デバイス |
Country Status (9)
Country | Link |
---|---|
US (2) | US10841077B2 (ja) |
EP (1) | EP3375128B1 (ja) |
JP (1) | JP6517438B2 (ja) |
CN (1) | CN108352981B (ja) |
BR (1) | BR112018009241A8 (ja) |
NL (1) | NL2015745B1 (ja) |
RU (1) | RU2711193C2 (ja) |
TR (1) | TR201910624T4 (ja) |
WO (1) | WO2017080769A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3407528A1 (en) | 2017-05-24 | 2018-11-28 | Koninklijke Philips N.V. | Cryptographic device and method |
EP3413500A1 (en) * | 2017-06-09 | 2018-12-12 | Koninklijke Philips N.V. | Device and method to compute a block cipher |
EP3419005A1 (en) * | 2017-06-22 | 2018-12-26 | Gemalto Sa | Computing device processing expanded data |
JP6881588B2 (ja) * | 2017-08-22 | 2021-06-02 | 日本電信電話株式会社 | 秘密計算装置、秘密計算方法、プログラム、および記録媒体 |
FR3074323B1 (fr) | 2017-11-30 | 2019-12-06 | Idemia France | Procede et dispositif de traitement cryptographique de donnees |
CN108574566A (zh) * | 2018-02-13 | 2018-09-25 | 北京梆梆安全科技有限公司 | 一种白盒加解密方法、装置及存储介质 |
FR3078463A1 (fr) * | 2018-02-26 | 2019-08-30 | Stmicroelectronics (Rousset) Sas | Procede et dispositif de realisation d'operations en table de substitution |
US11218291B2 (en) * | 2018-02-26 | 2022-01-04 | Stmicroelectronics (Rousset) Sas | Method and circuit for performing a substitution operation |
FR3078464A1 (fr) * | 2018-02-26 | 2019-08-30 | Stmicroelectronics (Rousset) Sas | Procede et circuit de mise en oeuvre d'une table de substitution |
CN109088721B (zh) * | 2018-10-02 | 2022-01-28 | 复旦大学 | 一种可委托揭序加密方法 |
EP3664359A1 (en) * | 2018-12-07 | 2020-06-10 | Koninklijke Philips N.V. | A computation device using shared shares |
EP3672139A1 (en) | 2018-12-19 | 2020-06-24 | Koninklijke Philips N.V. | A circuit compiling device and circuit evaluation device |
US12034831B2 (en) * | 2022-06-21 | 2024-07-09 | Silicon Laboratories Inc. | Hardware countermeasures against DFA attacks on AES operations |
TWI840062B (zh) * | 2022-12-30 | 2024-04-21 | 新唐科技股份有限公司 | 故障攻擊分析裝置和方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10154976A (ja) * | 1996-11-22 | 1998-06-09 | Toshiba Corp | タンパーフリー装置 |
IL139935A (en) * | 1998-06-03 | 2005-06-19 | Cryptography Res Inc | Des and other cryptographic processes with leak minimization for smartcards and other cryptosystems |
CA2327911A1 (en) | 2000-12-08 | 2002-06-08 | Cloakware Corporation | Obscuring functions in computer software |
FR2829331B1 (fr) | 2001-09-04 | 2004-09-10 | St Microelectronics Sa | Procede de securisation d'une quantite secrete |
EP1387519A3 (fr) * | 2002-07-09 | 2004-02-18 | Cp8 | Procédé de sécurisation d'un ensemble électronique contre des attaques par introduction d'erreurs |
FR2867635B1 (fr) | 2004-03-11 | 2006-09-22 | Oberthur Card Syst Sa | Procede de traitement de donnees securise, base notamment sur un algorithme cryptographique |
FR2871969B1 (fr) * | 2004-06-18 | 2006-12-01 | Sagem | Procede et dispositif d'execution d'un calcul cryptographique |
US7949883B2 (en) * | 2004-06-08 | 2011-05-24 | Hrl Laboratories, Llc | Cryptographic CPU architecture with random instruction masking to thwart differential power analysis |
CN101401348B (zh) * | 2006-03-10 | 2011-08-31 | 耶德托公司 | 用于使密码函数模糊的方法和系统 |
JP5261088B2 (ja) * | 2008-09-09 | 2013-08-14 | 富士通株式会社 | 不正操作検知回路、不正操作検知回路を備えた装置、及び不正操作検知方法 |
US8971526B2 (en) * | 2011-07-26 | 2015-03-03 | Crocus-Technology Sa | Method of counter-measuring against side-channel attacks |
EP2834732B1 (en) * | 2012-11-07 | 2015-07-15 | Koninklijke Philips N.V. | Computing device storing look-up tables for computation of a function |
MX343892B (es) * | 2012-12-21 | 2016-11-28 | Koninklijke Philips Nv | Dispositivo de computo configurado con una red de tablas. |
US10142099B2 (en) * | 2013-01-11 | 2018-11-27 | Qualcomm Incorporated | Method and apparatus for a computable, large, variable and secure substitution box |
US10127390B2 (en) * | 2013-03-27 | 2018-11-13 | Irdeto B.V. | Tamper resistant cryptographic algorithm implementation |
CN104657244A (zh) * | 2015-02-10 | 2015-05-27 | 上海创景计算机系统有限公司 | 嵌入式设备cpu总线故障注入测试系统及测试方法 |
US9473941B1 (en) * | 2015-06-16 | 2016-10-18 | Nokia Technologies Oy | Method, apparatus, and computer program product for creating an authenticated relationship between wireless devices |
EP3220305B1 (en) * | 2016-02-22 | 2018-10-31 | Eshard | Method of testing the resistance of a circuit to a side channel analysis of second order or more |
EP3300291A1 (en) * | 2016-09-27 | 2018-03-28 | Gemalto SA | Method to counter dca attacks of order 2 and higher |
US10673616B2 (en) * | 2017-01-11 | 2020-06-02 | Qualcomm Incorporated | Lightweight mitigation against first-order probing side-channel attacks on block ciphers |
EP3413500A1 (en) * | 2017-06-09 | 2018-12-12 | Koninklijke Philips N.V. | Device and method to compute a block cipher |
EP3584991A1 (en) * | 2018-06-18 | 2019-12-25 | Koninklijke Philips N.V. | Device for data encryption and integrity |
-
2015
- 2015-11-09 NL NL2015745A patent/NL2015745B1/en active
-
2016
- 2016-10-20 CN CN201680065372.XA patent/CN108352981B/zh active Active
- 2016-10-20 BR BR112018009241A patent/BR112018009241A8/pt not_active Application Discontinuation
- 2016-10-20 EP EP16784190.7A patent/EP3375128B1/en active Active
- 2016-10-20 US US15/774,859 patent/US10841077B2/en active Active
- 2016-10-20 TR TR2019/10624T patent/TR201910624T4/tr unknown
- 2016-10-20 JP JP2018523414A patent/JP6517438B2/ja active Active
- 2016-10-20 WO PCT/EP2016/075145 patent/WO2017080769A1/en active Application Filing
- 2016-10-20 RU RU2018121280A patent/RU2711193C2/ru active
-
2020
- 2020-10-28 US US17/082,414 patent/US11362802B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TR201910624T4 (tr) | 2019-08-21 |
US10841077B2 (en) | 2020-11-17 |
BR112018009241A8 (pt) | 2019-02-26 |
US11362802B2 (en) | 2022-06-14 |
CN108352981A (zh) | 2018-07-31 |
RU2711193C2 (ru) | 2020-01-15 |
EP3375128B1 (en) | 2019-05-15 |
EP3375128A1 (en) | 2018-09-19 |
BR112018009241A2 (pt) | 2018-11-06 |
RU2018121280A (ru) | 2019-12-12 |
JP2018533312A (ja) | 2018-11-08 |
RU2018121280A3 (ja) | 2019-12-12 |
US20210050313A1 (en) | 2021-02-18 |
NL2015745B1 (en) | 2017-05-26 |
CN108352981B (zh) | 2021-06-29 |
US20180331820A1 (en) | 2018-11-15 |
WO2017080769A1 (en) | 2017-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6517438B2 (ja) | ターゲットブロック暗号を計算する暗号デバイス | |
US10790962B2 (en) | Device and method to compute a block cipher | |
JP7065888B6 (ja) | 暗号装置及び方法 | |
RU2692419C1 (ru) | Криптографическое устройство и кодирующее устройство | |
CN106888081B (zh) | 白盒实施方案内中间值的宽编码 | |
JP6788610B2 (ja) | ブロック・サイファーを計算するための暗号装置 | |
JP6890589B2 (ja) | 計算デバイス及び方法 | |
KR20240125250A (ko) | 경량 블록 암호 PIPO에 대한 Domain-Oriented Masking 적용 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180508 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20180508 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20181011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190319 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190417 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6517438 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |