RU2015117731A - Селектор двоичных чисел - Google Patents

Селектор двоичных чисел Download PDF

Info

Publication number
RU2015117731A
RU2015117731A RU2015117731A RU2015117731A RU2015117731A RU 2015117731 A RU2015117731 A RU 2015117731A RU 2015117731 A RU2015117731 A RU 2015117731A RU 2015117731 A RU2015117731 A RU 2015117731A RU 2015117731 A RU2015117731 A RU 2015117731A
Authority
RU
Russia
Prior art keywords
group
output
inverting
input
elements
Prior art date
Application number
RU2015117731A
Other languages
English (en)
Other versions
RU2606311C2 (ru
Inventor
Дмитрий Васильевич Андреев
Павел Николаевич Каргов
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" filed Critical Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет"
Priority to RU2015117731A priority Critical patent/RU2606311C2/ru
Publication of RU2015117731A publication Critical patent/RU2015117731A/ru
Application granted granted Critical
Publication of RU2606311C2 publication Critical patent/RU2606311C2/ru

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/30007Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30021Compare instructions, e.g. Greater-Than, Equal-To, MINMAX

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Complex Calculations (AREA)

Abstract

Селектор двоичных чисел, содержащий 4n-4 элементов «Запрет» и 3n-4 элементов ИЛИ, которые сгруппированы в n группы так, что jгруппа содержит два элемента «Запрет» и элемент ИЛИ, а mгруппа дополнительно содержит два элемента «Запрет» и два элемента ИЛИ, в rгруппе выход i-гоэлемента «Запрет» соединен с i входом первого элемента ИЛИ, в m группе выход i-го элемента «Запрет», подключенного инвертирующим входом к первому входу (i+1)-го элемента ИЛИ, и выход (i+1)-го элемента ИЛИ, подключенного вторым входом к выходу (3-i)-го элемента «Запрет», соединены соответственно с инвертирующим и неинвертирующим входами (i+2)-го элемента «Запрет», в первой группе инвертирующий и неинвертирующий входы первого элемента «Запрет» подключены соответственно к неинвертирующему и инвертирующему входам второго элемента «Запрет», первому и второму входам первого элемента ИЛИ, выход i-го элемента «Запрет» первой группы и выход (i+2)-го элемента «Запрет» m-й группы соединены соответственно с инвертирующим входом i-го элемента «Запрет» второй группы и инвертирующим входом i-го элемента «Запрет» (m+1) группы, первый, второй входы первого элемента ИЛИ первой группы, неинвертирующие входы первого, второго элементов «Запрет» r группы и выход первого элемента ИЛИ j группы образуют соответственно первый, (n+1), r, (n+r) входы и j выход селектора двоичных чисел, отличающийся тем, что в j и r группы введены соответственно элемент «И» и два дополнительных элемента ИЛИ, в r группе первый, второй входы и выход i-го дополнительного элемента ИЛИ соединены соответственно с неинвертирующим входом i-го, инвертирующим входом (3-i)-го элементов «Запрет» и i входом элемента И, а i вход элемента И первой группы и выход элемента И j группы подключены соответственно к i-му входу первого

Claims (1)

  1. Селектор двоичных чисел, содержащий 4n-4 элементов «Запрет» и 3n-4 элементов ИЛИ, которые сгруппированы в n группы так, что j ( j = 1, n ¯ )
    Figure 00000001
    группа содержит два элемента «Запрет» и элемент ИЛИ, а m ( m = 2, n 1 ¯ )
    Figure 00000002
    группа дополнительно содержит два элемента «Запрет» и два элемента ИЛИ, в r ( r = 2, n ¯ )
    Figure 00000003
    группе выход i-го ( i = 1,2 ¯ )
    Figure 00000004
    элемента «Запрет» соединен с i входом первого элемента ИЛИ, в m группе выход i-го элемента «Запрет», подключенного инвертирующим входом к первому входу (i+1)-го элемента ИЛИ, и выход (i+1)-го элемента ИЛИ, подключенного вторым входом к выходу (3-i)-го элемента «Запрет», соединены соответственно с инвертирующим и неинвертирующим входами (i+2)-го элемента «Запрет», в первой группе инвертирующий и неинвертирующий входы первого элемента «Запрет» подключены соответственно к неинвертирующему и инвертирующему входам второго элемента «Запрет», первому и второму входам первого элемента ИЛИ, выход i-го элемента «Запрет» первой группы и выход (i+2)-го элемента «Запрет» m-й группы соединены соответственно с инвертирующим входом i-го элемента «Запрет» второй группы и инвертирующим входом i-го элемента «Запрет» (m+1) группы, первый, второй входы первого элемента ИЛИ первой группы, неинвертирующие входы первого, второго элементов «Запрет» r группы и выход первого элемента ИЛИ j группы образуют соответственно первый, (n+1), r, (n+r) входы и j выход селектора двоичных чисел, отличающийся тем, что в j и r группы введены соответственно элемент «И» и два дополнительных элемента ИЛИ, в r группе первый, второй входы и выход i-го дополнительного элемента ИЛИ соединены соответственно с неинвертирующим входом i-го, инвертирующим входом (3-i)-го элементов «Запрет» и i входом элемента И, а i вход элемента И первой группы и выход элемента И j группы подключены соответственно к i-му входу первого элемента ИЛИ первой группы и (n+j)-му выходу селектора двоичных чисел.
RU2015117731A 2015-05-12 2015-05-12 Селектор двоичных чисел RU2606311C2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2015117731A RU2606311C2 (ru) 2015-05-12 2015-05-12 Селектор двоичных чисел

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2015117731A RU2606311C2 (ru) 2015-05-12 2015-05-12 Селектор двоичных чисел

Publications (2)

Publication Number Publication Date
RU2015117731A true RU2015117731A (ru) 2016-12-10
RU2606311C2 RU2606311C2 (ru) 2017-01-10

Family

ID=57759892

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2015117731A RU2606311C2 (ru) 2015-05-12 2015-05-12 Селектор двоичных чисел

Country Status (1)

Country Link
RU (1) RU2606311C2 (ru)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2681693C1 (ru) * 2018-04-18 2019-03-12 Дмитрий Васильевич Андреев Устройство селекции двоичных чисел

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2624282B1 (fr) * 1987-12-02 1990-03-30 France Etat Comparateur binaire et operateur de tri de nombres binaires
US5515306A (en) * 1995-02-14 1996-05-07 Ibm Processing system and method for minimum/maximum number determination
RU2300130C1 (ru) * 2006-01-10 2007-05-27 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Устройство селекции меньшего из двух двоичных чисел
RU2363034C1 (ru) * 2008-01-09 2009-07-27 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Устройство селекции большего из двух двоичных чисел

Also Published As

Publication number Publication date
RU2606311C2 (ru) 2017-01-10

Similar Documents

Publication Publication Date Title
EP3153998A3 (en) Neural network unit that performs concurrent lstm cell calculations
RU2542895C1 (ru) Логический преобразователь
RU2015117731A (ru) Селектор двоичных чисел
EP2940576A3 (en) Approximating functions
RU2013136438A (ru) Импульсный селектор
RU2008119753A (ru) Компаратор двоичных чисел
RU2013131885A (ru) Ранговый фильтр
Park et al. The phylogeny graphs of doubly partial orders
RU2011139278A (ru) Устройство для определения знака модулярного числа
RU2518641C1 (ru) Параллельный счетчик единичных сигналов
RU2012109435A (ru) Устройство выявления несанкционированных воздействий на информационную телекоммуникационную систему
Nyamoradi et al. Existence of positive solutions for fractional differential systems with multi point boundary conditions
Dudek Finite BCK-algebras are solvable
Yang Multiplicity of Homoclinic Solutions for a Class of Nonperiodic Fourth‐Order Differential Equations with General Perturbation
Olanipekun et al. A Note on Generalization of Classical Jensen’s Inequality
Levajkovic et al. CORRIGENDUM AND ADDENDUM TO” CHAOS EXPANSION METHODS IN MALLIAVIN CALCULUS: A SURVEY OF RECENT RESULTS”
Dasgupta et al. A fixed point theorem of Caccioppoli-Kannan type on a class of generalized metric spaces
Cho et al. New Gronwall–Ou-Iang type integral inequalities and their applications
RU2014130177A (ru) Устройство идентификации параметров динамических звеньев информационно-управляющих систем
Roble et al. On fractional time-scale differentiation
Chen et al. Periodic solutions generated by impulses for second-order Hamiltonian system with convexity potential
Jiang Santilli Isomathematics for Generalizing Modern Mathematics
Paz-y-Miño-C et al. The everlasting conflict: evolution-and-science versus religiosity
Даовлатова et al. ETIMOLOGY OF GEOGRAPHICAL NAMES OF THE BATKEN REGION
Tong A Note on the Fundamental Theorem of Calculus

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20170513