RU2012033C1 - Computing device for digital proportional lead-lag regulator - Google Patents

Computing device for digital proportional lead-lag regulator Download PDF

Info

Publication number
RU2012033C1
RU2012033C1 SU4769908A RU2012033C1 RU 2012033 C1 RU2012033 C1 RU 2012033C1 SU 4769908 A SU4769908 A SU 4769908A RU 2012033 C1 RU2012033 C1 RU 2012033C1
Authority
RU
Russia
Prior art keywords
digital
input
delay
proportional
output
Prior art date
Application number
Other languages
Russian (ru)
Inventor
О.Н. Авдеев
И.О. Авдеев
И.А. Полетаев
А.Д. Беликов
Original Assignee
Авдеев Олег Николаевич
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Авдеев Олег Николаевич filed Critical Авдеев Олег Николаевич
Priority to SU4769908 priority Critical patent/RU2012033C1/en
Application granted granted Critical
Publication of RU2012033C1 publication Critical patent/RU2012033C1/en

Links

Landscapes

  • Feedback Control In General (AREA)

Abstract

FIELD: automation. SUBSTANCE: computing device has first proportional transform unit 1, integration unit 2, differentiation unit 3, first digital adder 4, first delay gate 5, inverter 6, second proportional transform unit 7, second delay gate 8, third proportional transform unit 9, delay gates 10, 11, fourth proportional transform unit 12, delay gate 13, fifth proportional transform unit 14, second digital adder 15. Units 5-15 are introduced to accomplish the goal of invention. EFFECT: increased field of application due to decreased effect of inertial delay of controlled object on system stability. 1 dwg

Description

Предлагаемое устройство относится к автоматике и может быть использовано для управления объектами с запаздыванием, в частности для регулирования температуры в различных тепловых объектах. The proposed device relates to automation and can be used to control objects with delay, in particular for controlling the temperature in various thermal objects.

Известно вычислительное устройство цифрового ПИД-регулятора, состоящее из цифрового пропорционального блока, цифрового интегрального блока и блока цифрового дифференцирования (Круг Е. К. , Александри Т. М. , Дилигенский С. Н. Цифровые регуляторы. М. : Энергия, 1966, с. 150, рис. 3-3 а). A computing device for a digital PID controller is known, consisting of a digital proportional block, a digital integral block, and a digital differentiation block (Krug E. K., Alexandri T. M., Diligensky S. N. Digital controllers. M.: Energy, 1966, p. . 150, Fig. 3-3 a).

Такое вычислительное устройство ПИД-регулятора не устраняет влияние запаздывания объекта управления на устойчивость системы. Such a computing device of the PID controller does not eliminate the influence of the delay of the control object on the stability of the system.

Наиболее близким по технической сущности к предлагаемому устройству является вычислительное устройство цифрового ПИД-регулятора (Куо Б. Теория и проектирование цифровых систем управления. М. : Машиностроение, 1986, пер. с анг. , с. 317, рис. 9.48), состоящее из параллельно соединенных цифровых блоков пропорционального преобразования, интегрирования, дифференцирования и цифрового блока суммирования. Входы первых трех параллельно соединенных блоков подключены к аналого-цифровому преобразователю. Выходы этих блоков соединены с входами блока суммирования, выход которого является выходом вычислительного устройства цифрового ПИД-регулятора. The closest in technical essence to the proposed device is the computing device of a digital PID controller (Kuo B. Theory and design of digital control systems. M.: Mechanical Engineering, 1986, trans. From English, p. 317, Fig. 9.48), consisting of parallel-connected digital units of proportional conversion, integration, differentiation and digital summing unit. The inputs of the first three parallel-connected units are connected to an analog-to-digital converter. The outputs of these blocks are connected to the inputs of the summing unit, the output of which is the output of the computing device of the digital PID controller.

Прототип работает следующим образом. Сигнал ошибки системы X[nT] в цифровой форме поступает в вычислительное устройство, в котором формируется сигнал управления по следующей формуле:
Y[nT] = AoX[nT] - A1X[(n-1)T] + A2X[(n-2)T] + Y[(n-1)T] , (1) где Ао, А1, А2 - параметры настройки ПИД-регулятора;
X[(n-1)T] и X[(n-2)T] - сигналы ошибки системы соответственно в момент времени
t = (n-1)T и t = (n-2)T;
Y[(n-1)T] - сигнал управления в момент времени t = (n-1)T.The prototype works as follows. The system error signal X [nT] is digitally supplied to a computing device in which a control signal is generated according to the following formula:
Y [nT] = A o X [nT] - A 1 X [(n-1) T] + A 2 X [(n-2) T] + Y [(n-1) T], (1) where A o , A 1 , A 2 - PID controller settings;
X [(n-1) T] and X [(n-2) T] are the system error signals, respectively, at time
t = (n-1) T and t = (n-2) T;
Y [(n-1) T] is the control signal at time t = (n-1) T.

Алгоритм управления (1) получено согласно импульсной передаточной функции
D(Z) =

Figure 00000002
=
=
Figure 00000003
= (2)
=
Figure 00000004
=
Figure 00000005
.The control algorithm (1) is obtained according to the impulse transfer function
D (Z) =
Figure 00000002
=
=
Figure 00000003
= (2)
=
Figure 00000004
=
Figure 00000005
.

Передаточная функция D(Z) приведена в книге Куо Б. Теория и проектирование цифровых систем управления. М. : Машиностроение, 1986, пер. с англ. , с. 319, формула 9-151. The transfer function D (Z) is given in the book of Kuo B. Theory and Design of Digital Control Systems. M.: Mechanical Engineering, 1986, trans. from English , with. 319, formula 9-151.

Данный прототип также не устраняет влияние запаздывания объекта управления на устойчивость системы. This prototype also does not eliminate the influence of the delay of the control object on the stability of the system.

Целью изобретения является расширение области применения за счет устранения влияния запаздывания на устойчивость автоматической системы. The aim of the invention is to expand the scope by eliminating the effect of delay on the stability of the automatic system.

Цель достигается тем, что в вычислительное устройство ПИД-регулятора, содержащее первый цифровой сумматор, к первому, второму и третьему входам которого соответственно через первый блок пропорционального преобразования, блок интегрирования и блок дифференцирования подключен вход вычислительного устройства, введены инвертор, второй цифровой сумматор, четыре блока пропорционального преобразования и элементы задержки, число которых превосходит на два величину отношения времени запаздывания объекта к постоянной времени замкнутой системы, при этом выход первого цифрового сумматора соединен с первым входом второго сумматора непосредственно, а с вторым его входом через последовательно подключенные первый элемент задержки и инвертор, выход первого элемента задержки соединен с третьим входом второго цифрового сумматора через второй блок пропорционального преобразования, с четвертым входом через последовательно подключенные второй элемент задержки и третий блок пропорционального преобразования, выход второго элемента задержки соединен с пятым входом второго цифрового сумматора через последовательно подключенные элементы задержки, начиная с третьего, за исключением последнего, и четвертый блок пропорционального преобразования, выход предпоследнего элемент задержки соединен с шестым входом второго цифрового сумматора через последовательно подключенные последний элемент задержки и пятый блок пропорционального преобразования, выход второго цифрового сумматора является выходом вычислительного устройства цифрового ПИД-регулятора. The goal is achieved by the fact that in the computing device of the PID controller containing the first digital adder, to the first, second and third inputs of which, respectively, the input of the computing device is connected through the first proportional conversion unit, the integration unit and the differentiation unit, an inverter, a second digital adder, four proportional transform units and delay elements, the number of which exceeds by two the ratio of the delay time of an object to the time constant of a closed system In this case, the output of the first digital adder is directly connected to the first input of the second adder, and with its second input through the first delay element and the inverter connected in series, the output of the first delay element is connected to the third input of the second digital adder through the second proportional conversion unit, with the fourth input through the second delay element and the third proportional conversion unit connected in series, the output of the second delay element is connected to the fifth input of the second digital of the adder through series-connected delay elements, starting from the third, with the exception of the last, and the fourth proportional conversion unit, the output of the penultimate delay element is connected to the sixth input of the second digital adder through the series-connected last delay element and the fifth proportional conversion unit, the output of the second digital adder is the output of the computing device of the digital PID controller.

Функциональная схема вычислительного устройства цифрового ПИД-регулятора приведена на чертеже. The functional diagram of the computing device of the digital PID controller is shown in the drawing.

Устройство содержит первый цифровой сумматор 4, к первому, второму и третьему входам которого соответственно через первый блок 1 пропорционального преобразования, блок 2 интегрирования и блок 3 дифференцирования подключен вход вычислительного устройств. Выход первого цифрового сумматора 4 соединен с первым входом второго цифрового сумматора 15 непосредственно, а с вторым его входом через последовательно подключенные первый элемент 5 задержки и инвертор 6. Выход первого элемента задержки соединен с третьим входом второго цифрового сумматора 15 через второй блок 7 пропорционального преобразования, с четвертым входом через последовательно подключенные второй элемент 8 задержки и третий блок 9 пропорционального преобразования. Выход второго элемента задержки соединен с пятым входом второго цифрового сумматора через последовательно подключенные элементы 10,11 задержки и четвертый блок 12 пропорционального преобразования. Выход элемента 11 задержки соединен с шестым входом второго цифрового сумматора 15 через элемент 13 задержки и пятый блок 14 пропорционального преобразования. Выход второго цифрового сумматора 15 является выходом вычислительного устройства цифрового ПИД-регулятора. The device comprises a first digital adder 4, to the first, second and third inputs of which, respectively, through the first unit 1 of the proportional conversion, the integration unit 2 and the differentiation unit 3, the input of the computing devices is connected. The output of the first digital adder 4 is connected directly to the first input of the second digital adder 15 and the first delay element 5 and the inverter 6 are connected in series with it. The output of the first delay element is connected to the third input of the second digital adder 15 through the second proportional transform unit 7, with a fourth input through a second delay element 8 and a third proportional transform unit 9 connected in series. The output of the second delay element is connected to the fifth input of the second digital adder via series-connected delay elements 10.11 and the fourth proportional conversion unit 12. The output of the delay element 11 is connected to the sixth input of the second digital adder 15 through the delay element 13 and the fifth proportional transform unit 14. The output of the second digital adder 15 is the output of the computing device of the digital PID controller.

Входом вычислительного устройства является сигнал ошибки системы, который подается на входы блоков 1,2 и 3. Выход блока 15 является выходом вычислительного устройства, т. е. сигнала управления Y[nT] . Этот сигнал определяется на основе следующего алгоритма:
Y[nT] = AoX[nT] - A1X[(n-1)T] +
+A3X[(n-2)T] + A4Y[(n-1)T] +
+A5Y{ n-(m+1)] T} +
+ A6Y{ [n-(m+ 2)] T} (3)
Сумма коэффициентов при величинах Y равна единице:
А4 + А5 + А6 = 1.The input of the computing device is a system error signal, which is fed to the inputs of blocks 1,2 and 3. The output of block 15 is the output of the computing device, that is, the control signal Y [nT]. This signal is determined based on the following algorithm:
Y [nT] = A o X [nT] - A 1 X [(n-1) T] +
+ A 3 X [(n-2) T] + A 4 Y [(n-1) T] +
+ A 5 Y {n- (m + 1)] T} +
+ A 6 Y {[n- (m + 2)] T} (3)
The sum of the coefficients for Y is equal to one:
A 4 + A 5 + A 6 = 1.

Алгоритм (3) получен из передаточной функции вычислительного устройства цифрового ПИД-регулятора, которая равна
D(Z) =

Figure 00000006
.Algorithm (3) is obtained from the transfer function of the computing device of the digital PID controller, which is equal to
D (Z) =
Figure 00000006
.

Для обоснования отличительного свойства изобретения берут объект управления второго порядка с запаздыванием, передаточная функция которого равна
Wo(P) =

Figure 00000007
, где Ко - коэффициент передачи;
Т1 и Т2 - постоянные времени;
τ - время запаздывания объекта.To justify the distinguishing feature of the invention take the control object of the second order with delay, the transfer function of which is equal to
W o (P) =
Figure 00000007
where K about - gear ratio;
T 1 and T 2 - time constants;
τ is the delay time of the object.

Тогда с учетом экстраполятора нулевого порядка приведенная передаточная функция к непрерывной части системы в форме Z-преобразования имеет вид
Wпр(Z) =

Figure 00000008
, где В1, В2, В3 и В4 - коэффициенты, значения которых определяются из свойств конкретного объекта управления.Then, taking into account a zero-order extrapolator, the reduced transfer function to the continuous part of the system in the form of a Z-transformation has the form
W ol (Z) =
Figure 00000008
, where B 1 , B 2 , B 3 and B 4 are coefficients whose values are determined from the properties of a particular control object.

Передаточная функция разомкнутой системы в форме Z-преобразования имеет вид
W(Z) = D(Z)·Wпр(Z) =

Figure 00000009
.The transfer function of an open system in the form of a Z-transformation has the form
W (Z) = D (Z); W pr (Z) =
Figure 00000009
.

Характеристическое уравнение для замкнутой системы
1 + W (Z) = 0
или 1 +

Figure 00000010
= 0 и, следовательно Zm+1-a2Zm = 0.The characteristic equation for a closed system
1 + W (Z) = 0
or 1 +
Figure 00000010
= 0 and, therefore, Z m + 1 -a 2 Z m = 0.

Окончательно получают Zm(Z-a2) = 0 или

Figure 00000011
Figure 00000012
Figure 00000013

Из выражения Zm = 0 следует, что запаздывающее звено не влияет на устойчивость системы.Finally get Z m (Za 2 ) = 0 or
Figure 00000011
Figure 00000012
Figure 00000013

From the expression Z m = 0 it follows that the delayed link does not affect the stability of the system.

Технико-экономический эффект от предлагаемого устройства заключается в существенном увеличении коэффициента усиления разомкнутой системы, что обеспечивает уменьшение ошибок и высокое быстродействие системы. The technical and economic effect of the proposed device is to significantly increase the gain of an open system, which reduces errors and high system performance.

Устройство прошло опытно-промышленные испытания. Благодаря высоким статистическим и динамическим свойствам существенно повышаются качественные показатели выпускаемой продукции. The device has passed pilot tests. Due to the high statistical and dynamic properties, quality indicators of products are significantly increased.

Claims (1)

ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО ЦИФРОВОГО ПРОПОРЦИОНАЛЬНО-ИНТЕГРАЛЬНО-ДИФФЕРЕНЦИАЛЬНОГО РЕГУЛЯТОРА, содержащее первый цифровой сумматор, к первому, второму, третьему входам которого соответственно через первый блок пропорционального преобразования, блок интегрирования, блок дифференцирования подключен вход вычислительного устройства, отличающееся тем, что, с целью расширения области применения путем обеспечения возможнсти регулирования объектов с запаздыванием, введены инвертор, второй цифровой сумматор, четыре блока пропорционального преобразования и элементы задержки, число которых превосходит на два величину отношения времени запаздывания объекта к постоянной времени замкнутой системы, выход первого цифрового сумматора соединен с первым входом второго цифрового сумматора непосредственно, а с вторым его входом - через последовательно подключенные первые элементы задержки и инвертор, выход первого элемента задержки соединен с третьим входом второго цифрового сумматора через второй блок пропорционального преобразования, с четвертым входом - через последовательно подключенные второй элемент задержки и третий блок пропорционального преобразования, выход второго элемента задержки соединен с пятым входом второго цифрового сумматора через последовательно подключенные элементы задержки, начиная с третьего, за исключением последнего, и четвертый блок пропорционального преобразователя, выход предпоследнего элемента задержки соединен с шестым входом второго цифрового сумматора через последовательно подключенные последний элемент задержки и пятый блок пропорционального преобразования, выход второго цифрового сумматора является выходом вычислительного устройства цифрового пропорционально-интегрально-дифференциального регулятора. COMPUTER DEVICE OF DIGITAL PROPORTIONAL-INTEGRAL-DIFFERENTIAL REGULATOR, containing the first digital adder, to the first, second, third inputs of which, respectively, through the first proportional conversion unit, the integration unit, the differentiation unit, the input of the computing device is connected, characterized in that, in order to expand the scope of application by providing the possibility of regulating objects with delay, an inverter, a second digital adder, four blocks are proportionally introduced about conversions and delay elements, the number of which exceeds by two the ratio of the delay time of an object to the time constant of a closed system, the output of the first digital adder is connected directly to the first input of the second digital adder, and through the first delay elements and the inverter connected in series with its second input, the output of the first delay element is connected to the third input of the second digital adder through the second proportional conversion unit, with the fourth input through the serial but the second delay element and the third proportional conversion unit are connected, the output of the second delay element is connected to the fifth input of the second digital adder via series-connected delay elements, starting from the third, except for the last, and the fourth proportional converter unit, the output of the penultimate delay element is connected to the sixth input the second digital adder through the last connected delay element and the fifth proportional conversion unit, output torogo digital adder is the output of digital computing device proportional-integral-differential controller.
SU4769908 1989-12-14 1989-12-14 Computing device for digital proportional lead-lag regulator RU2012033C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU4769908 RU2012033C1 (en) 1989-12-14 1989-12-14 Computing device for digital proportional lead-lag regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU4769908 RU2012033C1 (en) 1989-12-14 1989-12-14 Computing device for digital proportional lead-lag regulator

Publications (1)

Publication Number Publication Date
RU2012033C1 true RU2012033C1 (en) 1994-04-30

Family

ID=21485049

Family Applications (1)

Application Number Title Priority Date Filing Date
SU4769908 RU2012033C1 (en) 1989-12-14 1989-12-14 Computing device for digital proportional lead-lag regulator

Country Status (1)

Country Link
RU (1) RU2012033C1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2714372C1 (en) * 2019-06-18 2020-02-14 федеральное государственное бюджетное образовательное учреждение высшего образования "Национальный исследовательский университет "МЭИ" (ФГБОУ ВО "НИУ "МЭИ") Method of adjusting proportional-integral-differential controller of closed dynamic system
RU2827539C1 (en) * 2024-03-19 2024-09-30 Акционерное общество "Всероссийский научно-исследовательский институт "Сигнал" Digital automatic combined control system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2714372C1 (en) * 2019-06-18 2020-02-14 федеральное государственное бюджетное образовательное учреждение высшего образования "Национальный исследовательский университет "МЭИ" (ФГБОУ ВО "НИУ "МЭИ") Method of adjusting proportional-integral-differential controller of closed dynamic system
RU2827539C1 (en) * 2024-03-19 2024-09-30 Акционерное общество "Всероссийский научно-исследовательский институт "Сигнал" Digital automatic combined control system

Similar Documents

Publication Publication Date Title
Sanathanan Accurate low order model for hydraulic turbine-penstock
RU2012033C1 (en) Computing device for digital proportional lead-lag regulator
JP2536182B2 (en) Fuzzy controller, fuzzy inference device, fuzzy mail management device, fuzzy control method, fuzzy inference method and fuzzy mail management method
SU1515145A1 (en) Arrangement for adjusting control system
RU2012030C1 (en) System of automatic regulation for objects with delayed operations
RU2105341C1 (en) Optimal regulator
SU696410A1 (en) Proportional-integral -differential regulator
RU2393521C1 (en) Adaptive integral device for systems of aircrafts control
SU652527A1 (en) Multicircuit control system
SU798703A1 (en) Multichannel adaptive controller
JP4256236B2 (en) Control apparatus and control method
SU1164660A1 (en) Automatic control system for objects with time lag
SU752231A1 (en) Programmed regulator
SU635585A1 (en) Electric drive automatic control device
SU1257612A1 (en) Adaptive control system
SU1608629A1 (en) Multichannel controller
SU832529A1 (en) Control system
SU1254435A1 (en) System for controlling object with lag
SU881700A1 (en) Temperature regulator
SU1157523A1 (en) Adaptive system for control of diesel plants operated in parallel
JPS6150322B2 (en)
SU750433A1 (en) Pulsed regulator
SU1689920A1 (en) Adaptive control system for objects, operating with delay
SU1631515A1 (en) Automatic system for control of floating members with lag
SU543920A1 (en) The method of forming a signal to adjust the parameters of the controller in the system of automatic regulation