RU2011296C1

RU2011296C1 - Pilot-signal adaptive punch

Info

Publication number: RU2011296C1
Authority: RU
Inventors: М.А. Мендельсон; В.И. Лютин; Б.С. Рыбаков; М.Х. Хасанов
Original assignee: Ташкентский электротехнический институт связи
Priority date: 1990-06-14
Filing date: 1990-06-14
Publication date: 1994-04-15

Abstract

FIELD: computer technology. SUBSTANCE: punch has three adders, analog-to-digital converter, error signal measuring unit, lower frequency filter, digital-to-analog converter, multiplier, two commutators, two memory units, control pulse forming unit. EFFECT: improved reliability of operation. 1 dwg

Description

Изобретение относится к электросвязи и может использоваться в системах передачи дискретной информации. The invention relates to telecommunications and can be used in discrete information transmission systems.

Цель изобретения - упрощение путем сокращения числа функциональных блоков. The purpose of the invention is to simplify by reducing the number of functional blocks.

На чертеже изображена структурная электрическая схема предлагаемого компенсатора. The drawing shows a structural electrical diagram of the proposed compensator.

Адаптивный компенсатор пилот-сигнала содержит первый сумматор , аналого-цифровой преобразователь (АЦА) 2, блок 3 определения сигнала ошибки, фильтр 4 нижних частот, цифроаналоговый преобразователь (ЦАП) 5, второй сумматор 6, умножитель 7, первый коммутатор 8, первый блок 9 памяти, третий сумматор 10, второй блок 11 памяти, блок 12 формирования управляющих импульсов и второй коммутатор 13. The adaptive pilot signal equalizer comprises a first adder, an analog-to-digital converter (ATS) 2, an error signal determination unit 3, a low-pass filter 4, a digital-to-analog converter (DAC) 5, a second adder 6, a multiplier 7, a first switch 8, a first block 9 memory, a third adder 10, a second memory unit 11, a control pulse generation unit 12, and a second switch 13.

Адаптивный компенсатор работает следующим образом. Adaptive compensator works as follows.

Входной сигнал подается на суммирующий вход сумматора 1 и с его выхода на вход АЦП. В АЦП 2 осуществляется стробирование принимаемого сигнала точно в центре глазковой диаграммы. Момент времени стробирования определяется командой от блока 12, являющегося синхронизатором работы всего устройства. Блок 12 является вспомогательным и для выработки команд управления использует дискретизированный сигнал от АЦП 2 (первый выход АЦП - цифровой, второй - дискретный). Цифровой выход АЦП 2 является выходом устройства. Одновременно выходной сигнал поступает в блок 3, где вырабатывается сигнал ошибки о величине постоянной составляющей в каждый отсчетный момент времени (т. е. разность между принятым сигналом и ближайшим эталонным уровнем). Это сигнал ошибки умножается в умножителе 7 на величину шага подстройки постоянной составляющей и в зависимости от четности или нечетности отсчета направляется по команде от блока 12 через коммутатор 13 на первый вход сумматора 6 или 10. На вторые входы этих сумматоров подаются долговременные значения постоянной составляющей четных и нечетных отсчетов, хранящихся в блоках 9 и 11 соответственно. В результате операции суммирования в блоках 9 и 11 заносятся новое значение величины постоянной составляющей. Эти значения постоянной составляющей в виде двоичного кода через коммутатор 8 в зависимости от четности (нечетности момента отсчета) по команде от блока 12 подается на ЦАП 5 и через фильтр нижних частот на вычитающий вход сумматора 1. Фильтр 14 нижних частот преобразует ступенчатый сигнал на выходе ЦАП 5 в непрерывный сигнал. При этом в нечетные моменты времени глазковая диаграмма опускается вниз, а в четные моменты поднимается вверх. Таким образом обеспечивается нулевое значение сигнала полутактовой частоты и нулевое значение постоянной составляющей в момент отсчета сигнала в АЦП 2. При наличии дрейфа постоянной составляющей предлагаемый компенсатор работает точно также. The input signal is fed to the summing input of the adder 1 and from its output to the input of the ADC. In ADC 2, the received signal is gated exactly in the center of the eye diagram. The gating time is determined by the command from block 12, which is the synchronizer of the entire device. Block 12 is auxiliary and uses a discretized signal from ADC 2 to generate control commands (the first ADC output is digital, the second is discrete). The digital output of the ADC 2 is the output of the device. At the same time, the output signal enters block 3, where an error signal is generated about the value of the constant component at each reference time (i.e., the difference between the received signal and the nearest reference level). This error signal is multiplied in the multiplier 7 by the step of adjusting the constant component and, depending on the evenness or oddness of the reference, is sent by a command from block 12 through the switch 13 to the first input of the adder 6 or 10. Long-term values of the constant component of even and odd samples stored in blocks 9 and 11, respectively. As a result of the summation operation, in blocks 9 and 11, a new value of the constant component value is entered. These values of the DC component in the form of a binary code through the switch 8, depending on the evenness (oddness of the reference time), are sent to the DAC 5 by the command from block 12 and through the low-pass filter to the subtracting input of the adder 1. The low-pass filter 14 converts the step signal at the output of the DAC 5 in continuous signal. At the same time, at odd times, the eye diagram goes down, and at even times it goes up. Thus, a zero value of the signal of the half-cycle frequency and a zero value of the DC component at the time of counting the signal in the ADC 2 are ensured. In the presence of a DC component drift, the proposed compensator works in exactly the same way.

(56) Ундроу Б. И Стернз С. Адаптивная обработка сигналов. М. : Радио и связь, 1989, рис. 12.6 и 12.10. (56) Undrow B. & Sterns S. Adaptive Signal Processing. M.: Radio and Communications, 1989, Fig. 12.6 and 12.10.

Claims

ADAPTIVE PILOT SENSOR COMPENSATOR, comprising a digital-to-analog converter, a control pulse generation unit, a first adder connected in series, an analog-to-digital converter, an error signal determination unit and a multiplier, a first memory unit and a second adder connected in series, a second memory unit and a third adder connected in series, whose output and the output of the second adder are connected to the signal inputs of the second and first memory blocks, respectively, whose control inputs and the input input of the analog-to-digital converter is connected to one of the outputs of the control pulse generation unit, to the input of which a second output of the analog-to-digital converter is connected, while the first input of the first adder, the second input of the multiplier, and the first output of the analog-to-digital converter are respectively information and control inputs and the output of the adaptive compensator, characterized in that, in order to simplify by reducing the number of functional blocks, two switches and a lower filter are introduced into it from, the input and output of which is connected respectively to the output of the digital-analog converter, to the input of which the output of the first switch is connected, and with the second input of the first adder, the output of the multiplier through the second switch is connected to the second inputs of the second and third adders, the outputs of which are connected to the signal inputs of the first switch the control input of which and the control input of the second switch are connected to other outputs of the control pulse generation unit.