SU1152018A1

SU1152018A1 - Device for transmission of information with delta modulation

Info

Publication number: SU1152018A1
Application number: SU833677605A
Authority: SU
Inventors: Виктор Михайлович Морозов; Сергей Александрович Богданов; Виталий Викторович Назаров
Original assignee: Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority date: 1983-12-14
Filing date: 1983-12-14
Publication date: 1985-04-23

Abstract

УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ИНФОРМАЦИИ С ДЕЛЬТА-МОДУЛЯЦИЕЙ , содержащее первый и второй элементы сравнени , первые входы которых объединены, первый и второй элемнты И, выходы которых соединены соответственно с первым и вторым входами элемента ИЛИ, и элемент НЕ, выход которого соединен с первым входом первого элемента И, отличающеес тем, что, с целью повышени информативности устройства, в него введены RS-триггер, третий и четвертый элементы И, реверсивный счетчик, цифроаналоговый преобразователь и D-триггеры, выход первого элемента сравнени соединен с S-входом RS-триггера, D-входом первого D-триггера , входом элемента НЕ и первым входом второго элемента И, выход второго элемента сравнени соединен с R-входом RS-триггера , пр мой и инверсный выходы которого соединены с первыми входами соответственно третьего и четвертого элементов И, выходы третьего и четвертого элементов И соединены соответственно с суммирующим и вычитающим входами реверсивного счетчика , выходы которого соединены с соответствующими входами цифроаналогового преобразовател , выход цифроаналогового преобразовател соединен с вторыми входами первого и второго элементов сравнени , выход элемента НЕ соединен с D-входом второго D-триггера, выходы первого и второго D-триггеров соединены с вторыми (Л входами соответственно второго и первого элементов И, объединенные первые входы с первого и второго элементов сравнени , объединенные вторые входы третьего, четвертого элементов И и С-входы первого, второго D-триггеров вл ютс соответственно инфор.мационным и тактовым входами устройства , выходы первого, второго элементов И и выход элемента ИЛИ вл ютс соответственно первым, вторым и третьим выходами устройства. сд ьоDEVICE FOR TRANSFER OF INFORMATION WITH DELTA MODULATION containing the first and second elements of the comparison, the first inputs of which are combined, the first and second elements of AND, the outputs of which are connected respectively to the first and second inputs of the element OR, and the element NOT, the output of which is connected to the first input of the first element And, characterized in that, in order to increase the informativeness of the device, RS-trigger, third and fourth elements I, reversible counter, digital-to-analog converter and D-triggers, output of the first element are entered into it It is connected to the S-input of the RS flip-flop, the D-input of the first D-flip-flop, the input of the NOT element and the first input of the second And element, the output of the second comparison element is connected to the R-input of the RS-flip-flop, the forward and inverse outputs of which are connected to the first the inputs of the third and fourth elements, respectively, and the outputs of the third and fourth elements and, respectively, are connected to the summing and subtracting inputs of the reversible counter, the outputs of which are connected to the corresponding inputs of the digital-to-analog converter, the output of the digital-analogue the converter is connected to the second inputs of the first and second comparison elements, the output of the element is NOT connected to the D input of the second D-flip-flop, the outputs of the first and second D-flip-flops are connected to the second (L inputs of the second and first elements, respectively, And the combined first inputs from the first and The second comparison elements, the combined second inputs of the third, fourth elements And and the C inputs of the first, second D-flip-flops are respectively the information and clock inputs of the device, the outputs of the first, second And elements and the output elements OR coagulant are respectively first, second and third output devices. sd o

Description

Изобретение относитс к электросв зи и может примен тьс дл адаптивной дискретизации непрерывных сигналов в системах передачи информации Известно устройство дл дельта-модул ции сигналов, содержащее генератор тактовых импульсов, дельта-модул тор, вычитатель , элемент задержки, нуль-орган, интеграторы , элементы НЕ и дискретизатор 1 Недостатком этого устройства вл етс сложность из-за необходимости двойного интегрировани сигналов. Наиболее близким к изобретению по технической сущности вл етс устройство дл передачи информации с дельта-модул цией, содержащее вычитатель, первый вход которого вл етс информационным входом устройства, выход вычитател соединен с входами первого и второго элементов сравнени , выход первого элемента сравнени соединен с nepBbiivi входом первого элемента И, выход второго элемента сравнени соединен с первым входом второго элемента И и через элемент НЕ - с вторым входом первого элемента И, выходы первого и второго элементов И соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого соединен с первым входом формировател импульсов, второй вход формировател импульсов вл етс тактовым входом устройства, выход - соединен с вторым входом второго элемента И и через интегратор - с вторым входом вычитател 2. Недостатком известного устройства вл етс отсутствие возможности раздельной модул ции непрерывного сигнала на участках его возрастани , убывани и посто нства , что снижает информативность устройства . Цель изобретени - повышение информативности устройства за счет осуществлени раздельного анализа входного сигнала на участках его возрастани , убывани и посто нства. Указанна цель достигаетс тем, что в устройство дл передачи информации с дельта-модул цией , содержащее первый и второй элементы сравнени , первые входы которых объединены, первый и второй элементы И, выходы которых соединены соответственно с первым и вторым входами элемента ИЛИ, и элемент НЕ, выход которого соединен с первым входом первого элемента И, введены RS-триггер, третий и четвертый элементы И, реверсивный счетчик, цифроаналоговый преобразователь и D-триггеры , выход первого элемента сравнени соединен с S-входом RS-триггера, D-входом первого D-триггера, входом элемента НЕ и первым входом второго элемента И, выход второго элемента сравнени соединен с R-входом RS-триггера, пр мой и инверсный выходы которого соединены с первыми входами соответственно третьего и четвертого элементов И, выходы третьего и четвертого элементов И соединены соответственно с суммирующим и вычитающим входами реверсивного счетчика, выходы которого соединены с соответствующими входами цифроаналогового преобразовател , выход цифроаналогового преобразовател соединен с вторыми входами первого и второго элементов сравнени , выход элемента НЕ соединен с D-входом второго триггера, выходы первого и второго D-триггеров соединены с вторыми входами соответственно второго и первого элементов И, объединенные первые входы первого и второго элементов сравнени , объединенные вторые входы третьего, четвертого элементов И и С-входы первого, второго D-триггеров вл ютс соответственно информационным и тактовым входами устройства, выходы первого, второго элементов И и выход элемента ИЛИ вл ютс соответственно первым, вторым и третьим выходами устройства. На фиг. 1 приведена функциональна электрическа схема устройства; на фиг. 2- графики, по сн ющие работу устройства; а - исходный S(t) и восстановленный S (t) сигналы; б - сигнал на выходе первого элемента И; 8 - сигнал на выходе третьего элемента И; г - сигнал на выходе элемента ИЛИ, д - сигнал на выходе четвертого элемента И. Устройство дл передачи информации с дельта-модул цией содержит (фиг. 1) элементы 1 и 2 сравнени , RS-триггер 3, элементы И 4 и 5, реверсивный счетчик 6, цифроаналоговый преобразователь 7, элемент НЕ 8, D-триггеры 9 и 10, элементы И 11 и 12, элемент ИЛИ 13. Устройство работает следующим образом, Анализ непрерывного сигнала S(t) осуществл етс в два этапа (фиг. 2). На первом этапе исходный сигнал S(t) (фиг. 2а) преобразуетс в последовательность дельта-сигналов (фиг. 2в) путем его сравнени с сигналом S(t), предварительно восстановленным из дельта-сигналов. На втором этапе единичные и нулевые дельта-сигналы подвергаютс логической обработке. В процессе обработки формируютс единичные сигналы при совпадении двух подр д существующих дельта-сигналов . Это соответствует возрастанию (фиг. 2в или убыванию (фиг. 2д) сигнала S(t)i ) относительно его предыдущего значени S(). При чередовании дельта-сигналов единичные сигналы не формируютс , так как сигнал S(t) не измен етс (фиг. 2г). Точность сравнени сигналов S(t) и S(t) определ етс погрешностью, с которой восстанавливаетс сигнал S(t). Темп контрол активности сигнала S(t) устанавливаетс с учетом его частотных и динамических свойств. Непрерывный сигнал S(t), подлежащий анализу, подаетс на первые входы элементов 1 и 2, сравнени , на вторые входы которых подаетс восстановленный сигнал S(t), отображающий исходный сигнал S(t) с требуемой точностью. Элементы 1 и 2 сравнивают сигналы S(t) и S(t). В зависимости от результатов сравнени на выходах элементов 1 и 2 сравнени формируютс еди ничные сигналы. Сформированные единичные сигналы управл ют RS-триггером 3. Предположим, что сигнал S(t) превыщает сигнал S (t) Тогда сформированный элементом 1 сигнал устанавливает триггер 3 в единичное состо ние . Единичное напр жение на пр мом выходе триггера 3 открывает элемент И 4 и обеспечивает подачу тактовых импульсов на вход « + реверсивного счетчика 6. При этом количество импульсов в счетчике 6 увеличиваетс . Если сигнал S(t) оказываетс меньще ), то элемент 2 вырабатывает сигнал, который перебрасывает триггер 3 в нулевое состо ние, при этом единичное напр жение на инверсном выходе триггера 3 открывает элемент И 5 и обеспечивает подачу тактовых импульсов на вход «- реверсивного счетчика 6. При этом количество импульсов в счетчике 6 уменьщаетс . Таким образом, количество импульсов в счетчике 6 в каждый момент времени оказываетс пропорциональным исходному сиг налу S(t). Цифроаналоговый преобразователь 7 преобразует число в счетчике 6 в анагловый сигнал S (t). Точность восстановлени сигнала S(t) можно регулировать, измен количество разр дов двоичного кода, подаваемого с выхода счетчика 6 на щ1фроаналоговый преобразователь 7. Сигналы с выхода элемента 1 сравнени поступают на входы D-триггеров 9 и 10, в которых обеспечиваетс запоминание текущих значений сигнала, причем в триггер 10 записываетс инверсное значение этого сигнала. Элементы И 11 и 12 и элемент ИЛИ 13 производ т логическую обработку поступающих сигналов. На выходе элемента И 11 и на выходе элемента ИЛИ 13 сигнал по витс в том случае, если в предыдущий момент времени в триггер 9 был записан сигнал «1 и в текущий момент времени поступил сигнал «1. Это соответствует возрастанию сигнала S(t) j-ja выходе элемента И 12 и на выходе элемента ИЛИ 13 сигнал по витс в том случае, gf-jj g предыдущий момент времени в тригpgp ю был записан сигнал О и в текущий момент времени поступил сигнал 0. Это соответствует убыванию сигнала S(t). Дл синхронной и синфазной работы предлагаемого устройства входы «-t- и «- реверсивного счетчика 6 и входы D-триггеров 9 и 10 должны быть инверсными динамическими . Таким образом, на выходе устройства единичные сигналы действуют только в случае возрастани и убывани входного сигнала S(t). Сигнал на выходах устройства отсутствует, если входной сигнал остаетс посто нным или измен етс в заданных пределах . Это повышает информативность устройства . Конкретна величина достигаемого эффекта определ етс услови ми применени устройства и свойствами сигнала S(t).The invention relates to telecommunications and can be used for adaptive discretization of continuous signals in information transmission systems. A device for delta modulation of signals is known, comprising a clock pulse generator, a delta modulator, a subtractor, a delay element, a null organ, integrators, and NOT elements. and sampler 1 A disadvantage of this device is the complexity due to the need to double integrate the signals. The closest to the invention in its technical essence is a device for transmitting information with delta modulation, containing a subtractor, the first input of which is the information input of the device, the output of the subtractor is connected to the inputs of the first and second comparison elements, the output of the first comparison element is connected to the nepBbiivi input The first element And the output of the second element of the comparison is connected to the first input of the second element And through the element NOT to the second input of the first element And, the outputs of the first and second elements And connected respectively, the first and second inputs of the OR element, the output of which is connected to the first input of the pulse former, the second input of the pulse former is the clock input of the device, the output is connected to the second input of the second element AND and through the integrator to the second input of the subtractor 2. A disadvantage of the known device It is not possible to separately modulate a continuous signal in areas of its increase, decrease, and constancy, which reduces the information content of the device. The purpose of the invention is to increase the information content of the device by performing a separate analysis of the input signal in the areas of its increase, decrease and constancy. This goal is achieved in that the device for transmitting information with delta modulation, containing the first and second comparison elements, the first inputs of which are combined, the first and second elements AND, the outputs of which are connected respectively to the first and second inputs of the OR element, and the element NOT whose output is connected to the first input of the first element I, an RS flip-flop, a third and fourth AND elements, a reversible counter, a D / A converter and D-flip-flops are introduced, the output of the first comparison element is connected to the S-input of the RS flip-flop, D-in One of the first D-flip-flops, the input element is NOT and the first input of the second element is And, the output of the second element of the comparison is connected to the R-input of the RS-flip-flop, the direct and inverse outputs of which are connected to the first inputs of the third and fourth elements, respectively, the outputs of the third and fourth elements And are connected respectively to the summing and subtracting inputs of the reversible counter, the outputs of which are connected to the corresponding inputs of the digital-to-analog converter, the output of the digital-to-analog converter is connected to the second inputs and the first and second elements of the comparison, the output of the element is NOT connected to the D-input of the second trigger, the outputs of the first and second D-flip-flops are connected to the second inputs of the second and first elements, respectively, the combined first inputs of the first and second elements of the comparison, the combined second inputs of the third, the fourth elements And the C inputs of the first, second D-flip-flops are respectively the information and clock inputs of the device, the outputs of the first, second AND elements and the output of the OR element are respectively the first, second and the third outputs of the device. FIG. 1 shows the functional electrical circuit of the device; in fig. 2- graphs, explaining the operation of the device; a - original S (t) and reconstructed S (t) signals; b - the signal at the output of the first element And; 8 - signal at the output of the third element And; d is a signal at the output of the OR element, d is a signal at the output of the fourth element I. A device for transmitting information with delta modulation contains (Fig. 1) elements 1 and 2 of the comparison, RS trigger 3, elements 4 and 5, reversing counter 6, digital-to-analog converter 7, element HE 8, D-flip-flops 9 and 10, elements AND 11 and 12, element OR 13. The device works as follows. Analysis of the continuous signal S (t) is carried out in two stages (Fig. 2) . In the first stage, the original signal S (t) (Fig. 2a) is converted into a sequence of delta signals (Fig. 2c) by comparing it with the signal S (t) previously recovered from the delta signals. At the second stage, single and zero delta signals are subjected to logical processing. During processing, single signals are generated when two different delta signals coincide. This corresponds to an increase (Fig. 2c or decrease (Fig. 2e) of the signal S (t) i) relative to its previous value S (). When alternating delta signals, single signals are not generated, since the signal S (t) does not change (Fig. 2d). The accuracy of the comparison of the signals S (t) and S (t) is determined by the error with which the signal S (t) is reconstructed. The tempo of control of the activity of the signal S (t) is determined by taking into account its frequency and dynamic properties. The continuous signal S (t) to be analyzed is fed to the first inputs of elements 1 and 2, a comparison, to the second inputs of which a reconstructed signal S (t) is supplied, representing the original signal S (t) with the required accuracy. Elements 1 and 2 compare the signals S (t) and S (t). Depending on the results of the comparison, single signals are formed at the outputs of the elements 1 and 2 of the comparison. The generated single signals control the RS flip-flop 3. Assume that the signal S (t) exceeds the signal S (t). Then the signal generated by element 1 sets the trigger 3 to one state. The unit voltage at the forward output of the trigger 3 opens the element AND 4 and provides the clock pulses to the input + of the reversing counter 6. At the same time, the number of pulses in the counter 6 increases. If the signal S (t) turns out to be less), then element 2 produces a signal that flips trigger 3 to the zero state, while a single voltage at the inverse of trigger 3 opens AND 5 and delivers clock pulses to the input of the “- reversible counter 6. At the same time, the number of pulses in the counter 6 decreases. Thus, the number of pulses in the counter 6 at each time point is proportional to the original signal S (t). The digital-to-analog converter 7 converts the number in the counter 6 into the anaglovy signal S (t). The accuracy of the signal recovery S (t) can be adjusted by changing the number of bits of the binary code supplied from the output of counter 6 to an analog converter 7. Signals from the output of the comparison element 1 are fed to the inputs of the D-flip-flops 9 and 10, in which the current values of the signal are memorized , moreover, the inverse value of this signal is written to the trigger 10. Elements 11 and 12 and element OR 13 produce a logical processing of the incoming signals. At the output of the element And 11 and at the output of the element OR 13, the signal is received in the event that at the previous time point the signal “1 was recorded in the trigger 9 and the signal“ 1 was received at the current time. This corresponds to an increase in the signal S (t) j-ja of the output of the element And 12 and the output of the element OR 13 the signal is obtained in the event that gf-jj g the previous moment of time signal O was recorded in the copypgp o and the signal 0 was received at the current time. This corresponds to a decrease in the S (t) signal. For synchronous and common-mode operation of the proposed device, the inputs “-t- and“ - of the reversing counter 6 and the inputs of the D-flip-flops 9 and 10 must be inverse dynamic. Thus, at the output of the device, single signals act only in the case of an increase and decrease in the input signal S (t). There is no signal at the device outputs if the input signal remains constant or varies within specified limits. This increases the information content of the device. The specific magnitude of the effect achieved is determined by the conditions of use of the device and the properties of the signal S (t).

5(t) S(tj5 (t) S (tj

flfl

M I I I I у I у I I .. i JM I I I I and I I and I .. i J

I M I II M I I

I M II M I

ХУУ XX X VHUU XX X V

I I I MJI I MJ

tt

I I I I II I I I I

Фаг.2.Phage.2.

Claims

DEVICE FOR TRANSMISSION OF INFORMATION WITH DELTA MODULATION, containing the first and second comparison elements, the first inputs of which are combined, the first and second elements AND, the outputs of which are connected respectively to the first and second inputs of the OR element, and the element NOT, the output of which is connected to the first input of the first element And, characterized in that, in order to increase the information content of the device, an RS-flip-flop, the third and fourth elements And, a reversible counter, a digital-to-analog converter and D-flip-flops, the output of the first comparison element with it is single with the S-input of the RS-trigger, the D-input of the first D-trigger, the input of the element NOT and the first input of the second AND element, the output of the second comparison element is connected to the R-input of the RS-trigger, the direct and inverse outputs of which are connected to the first the inputs of the third and fourth elements And, respectively, the outputs of the third and fourth elements And are connected respectively to the summing and subtracting inputs of the reversible counter, the outputs of which are connected to the corresponding inputs of the digital-to-analog converter, the output of the digital-to-analog converter For is connected to the second inputs of the first and second comparison elements, the output of the element is NOT connected to the D-input of the second D-trigger, the outputs of the first and second D-triggers are connected to the second inputs of the second and first elements AND, the combined first inputs of the first and second comparison elements , the combined second inputs of the third, fourth elements And and C-inputs of the first, second D-flip-flops are respectively the information and clock inputs of the device, the outputs of the first, second elements And and the output of the OR element are respectively The first, second and third outputs of the device.

>