RU2008142735A - Структура преобразования с масштабированными и немасштабированными интерфейсами - Google Patents

Структура преобразования с масштабированными и немасштабированными интерфейсами Download PDF

Info

Publication number
RU2008142735A
RU2008142735A RU2008142735/09A RU2008142735A RU2008142735A RU 2008142735 A RU2008142735 A RU 2008142735A RU 2008142735/09 A RU2008142735/09 A RU 2008142735/09A RU 2008142735 A RU2008142735 A RU 2008142735A RU 2008142735 A RU2008142735 A RU 2008142735A
Authority
RU
Russia
Prior art keywords
block
scaled
conversion
input values
perform
Prior art date
Application number
RU2008142735/09A
Other languages
English (en)
Other versions
RU2460129C2 (ru
Inventor
Юрий РЕЗНИК (US)
Юрий РЕЗНИК
Альберт Скотт ЛАДУИН (US)
Альберт Скотт ЛАДУИН
Хиукдзуне ЧУНГ (US)
Хиукдзуне ЧУНГ
Харинат ГАРУДАДРИ (US)
Харинат ГАРУДАДРИ
Навин Б. СРИНИВАСАМУРТИ (US)
Навин Б. СРИНИВАСАМУРТИ
Пхоом САГЕТОНГ (US)
Пхоом САГЕТОНГ
Original Assignee
Квэлкомм Инкорпорейтед (US)
Квэлкомм Инкорпорейтед
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Квэлкомм Инкорпорейтед (US), Квэлкомм Инкорпорейтед filed Critical Квэлкомм Инкорпорейтед (US)
Publication of RU2008142735A publication Critical patent/RU2008142735A/ru
Application granted granted Critical
Publication of RU2460129C2 publication Critical patent/RU2460129C2/ru

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/147—Discrete orthonormal transforms, e.g. discrete cosine transform, discrete sine transform, and variations therefrom, e.g. modified discrete cosine transform, integer transforms approximating the discrete cosine transform
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Algebra (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Discrete Mathematics (AREA)
  • Complex Calculations (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

1. Устройство, содержащее !процессор, выполненный с возможностью принимать первые входные значения через первый интерфейс, выполнять полное преобразование первых входных значений, чтобы получить первые выходные значения, принимать вторые входные значения через второй интерфейс, и выполнять масштабированное преобразование вторых входных значений, чтобы получить вторые выходные значения; и ! запоминающее устройство, соединенное с процессором. ! 2. Устройство по п.1, в котором полное преобразование - это полное двумерное (2D) преобразование, и в котором процессор выполнен с возможностью принимать блок первых входных значений через первый интерфейс, масштабировать блок первых входных значений, чтобы получить блок масштабированных входных значений, выполнять масштабированное одномерное (1D) преобразование для каждой строки блока масштабированных входных значений, чтобы получить промежуточный блок, и выполнять масштабированное 1D преобразование для каждого столбца промежуточного блока, чтобы получить блок первых выходных значений. ! 3. Устройство по п.1, в котором полное преобразование - это полное двумерное (2D) преобразование, и в котором процессор выполнен с возможностью принимать блок первых входных значений через первый интерфейс, выполнять масштабированное одномерное (1D) преобразование для каждой строки блока входных значений, чтобы получить первый промежуточный блок, выполнять масштабированное 1D преобразование для каждого столбца первого промежуточного блока, чтобы получить второй промежуточный блок, и масштабировать второй промежуточный блок, чтобы получить блок первых выходных значений. ! 4. Устрой

Claims (34)

1. Устройство, содержащее
процессор, выполненный с возможностью принимать первые входные значения через первый интерфейс, выполнять полное преобразование первых входных значений, чтобы получить первые выходные значения, принимать вторые входные значения через второй интерфейс, и выполнять масштабированное преобразование вторых входных значений, чтобы получить вторые выходные значения; и
запоминающее устройство, соединенное с процессором.
2. Устройство по п.1, в котором полное преобразование - это полное двумерное (2D) преобразование, и в котором процессор выполнен с возможностью принимать блок первых входных значений через первый интерфейс, масштабировать блок первых входных значений, чтобы получить блок масштабированных входных значений, выполнять масштабированное одномерное (1D) преобразование для каждой строки блока масштабированных входных значений, чтобы получить промежуточный блок, и выполнять масштабированное 1D преобразование для каждого столбца промежуточного блока, чтобы получить блок первых выходных значений.
3. Устройство по п.1, в котором полное преобразование - это полное двумерное (2D) преобразование, и в котором процессор выполнен с возможностью принимать блок первых входных значений через первый интерфейс, выполнять масштабированное одномерное (1D) преобразование для каждой строки блока входных значений, чтобы получить первый промежуточный блок, выполнять масштабированное 1D преобразование для каждого столбца первого промежуточного блока, чтобы получить второй промежуточный блок, и масштабировать второй промежуточный блок, чтобы получить блок первых выходных значений.
4. Устройство по п.1, в котором полное преобразование - это полное обратное дискретное косинусное преобразование (IDCT), а масштабированное преобразование - это масштабированное IDCT.
5. Устройство по п.1, в котором полное преобразование - это полное двумерное (2D) обратное дискретное косинусное преобразование (IDCT), а масштабированное преобразование - это масштабированное 2D IDCT.
6. Устройство по п.5, в котором процессор выполнен с возможностью принимать первый блок коэффициентов преобразования в качестве первых входных значений через первый интерфейс, масштабировать первый блок коэффициентов преобразования, чтобы получить второй блок масштабированных коэффициентов преобразования, выполнять масштабированное одномерное (1D) IDCT для каждой строки второго блока, чтобы получить промежуточный блок, и выполнять масштабированное 1D IDCT для каждого столбца промежуточного блока.
7. Устройство по п.6, в котором процессор выполнен с возможностью масштабировать каждый коэффициент преобразования в первом блоке с помощью соответствующего множителя масштабирования, чтобы получить соответствующий коэффициент масштабированного преобразования во втором блоке.
8. Устройство по п.6, в котором процессор выполнен с возможностью масштабировать первый блок коэффициентов преобразования построково и постолбцово, чтобы получить второй блок коэффициентов масштабированного преобразования.
9. Устройство по п.5, в котором процессор выполнен с возможностью принимать блок коэффициентов преобразования в качестве первых входных значений через первый интерфейс, выполнять масштабирование и масштабированное одномерное (1D) IDCT для каждой строки блока коэффициентов преобразования, чтобы получить промежуточный блок, и выполнять масштабирование и масштабированное 1D IDCT для каждого столбца промежуточного блока.
10. Устройство по п.5, в котором процессор выполнен с возможностью принимать блок коэффициентов масштабированного преобразования в качестве вторых входных значений через второй интерфейс, выполнять масштабированное одномерное (1D) IDCT для каждой строки блока коэффициентов масштабированного преобразования, чтобы получить промежуточный блок, и выполнять масштабированное 1D IDCT для каждого столбца промежуточного блока.
11. Устройство по п.1, в котором полное преобразование - это полное дискретное косинусное преобразование (DCT), а масштабированное преобразование - это масштабированное DCT.
12. Устройство по п.1, в котором полное преобразование - это полное двумерное (2D) дискретное косинусное преобразование (DCT), а масштабированное преобразование - это масштабированное 2D DCT.
13. Устройство по п.12, в котором процессор выполнен с возможностью принимать блок входных выборок в качестве первых входных значений через первый интерфейс, выполнять масштабированное одномерное (1D) IDCT для каждой строки блока входных выборок, чтобы получить первый промежуточный блок, выполнять масштабированное 1D DCT для каждого столбца первого промежуточного блока, чтобы получить второй промежуточный блок, масштабировать второй промежуточный блок, чтобы получить блок коэффициентов преобразования, и предоставлять блок коэффициентов преобразования в качестве первых выходных значений через первый интерфейс.
14. Устройство по п.13, в котором процессор выполнен с возможностью масштабировать каждый элемент во втором промежуточном блоке с помощью соответствующего множителя масштабирования, чтобы получить соответствующий коэффициент преобразования в блоке коэффициентов преобразования.
15. Устройство по п.13, в котором процессор выполнен с возможностью масштабировать второй промежуточный блок построково и постолбцово, чтобы получить блок коэффициентов преобразования.
16. Устройство по п.12, в котором процессор выполнен с возможностью принимать блок входных выборок в качестве первых входных значений через первый интерфейс, выполнять масштабированное одномерное (1D) IDCT и масштабирование для каждой строки блока входных выборок, чтобы получить промежуточный блок, выполнять масштабированное 1D DCT и масштабирование для каждого столбца промежуточного блока, чтобы получить блок коэффициентов преобразования, и предоставлять блок коэффициентов преобразования в качестве первых выходных значений через первый интерфейс.
17. Устройство по п.12, в котором процессор выполнен с возможностью принимать блок входных выборок в качестве вторых входных значений через второй интерфейс, выполнять масштабированное одномерное (1D) IDCT для каждой строки блока входных выборок, чтобы получить промежуточный блок, выполнять масштабированное 1D DCT для каждого столбца промежуточного блока, чтобы получить блок коэффициентов масштабированного преобразования, и предоставлять блок коэффициентов масштабированного преобразования в качестве вторых выходных значений через второй интерфейс.
18. Способ, содержащий этапы, на которых
принимают первые входные значения через первый интерфейс;
выполняют полное преобразование первых входных значений, чтобы получить первые выходные значения;
принимают вторые входные значения через второй интерфейс; и
выполняют масштабированное преобразование вторых входных значений, чтобы получить вторые выходные значения.
19. Способ по п.18, в котором полное преобразование - это полное двумерное (2D) преобразование, и в котором выполнение полного преобразования для первых входных значений содержит этапы, на которых
масштабируют блок первых входных значений, чтобы получить блок масштабированных входных значений,
выполняют масштабированное одномерное (1D) преобразование для каждой строки блока масштабированных входных значений, чтобы получить промежуточный блок, и
выполняют масштабированное 1D преобразование для каждого столбца промежуточного блока, чтобы получить блок первых выходных значений.
20. Способ по п.18, в котором полное преобразование - это полное двумерное (2D) преобразование, и в котором выполнение полного преобразования для первых входных значений содержит этапы, на которых
выполняют масштабированное одномерное (1D) преобразование для каждой строки блока входных значений, чтобы получить первый промежуточный блок,
выполняют масштабированное 1D преобразование для каждого столбца первого промежуточного блока, чтобы получить второй промежуточный блок, и
масштабируют второй промежуточный блок, чтобы получить блок первых выходных значений.
21. Способ по п.18, в котором полное преобразование - это полное двумерное (2D) обратное дискретное косинусное преобразование (IDCT), в котором прием первых входных значений через первый интерфейс содержит этап, на котором принимают первый блок коэффициентов преобразования в качестве первых входных значений через первый интерфейс, и в котором выполнение полного преобразования для первых входных значений содержит этапы, на которых
масштабируют первый блок коэффициентов преобразования, чтобы получить второй блок масштабированных коэффициентов преобразования,
выполняют масштабированное одномерное (1D) IDCT для каждой строки второго блока, чтобы получить промежуточный блок, и
выполняют масштабированное 1D IDCT для каждого столбца промежуточного блока.
22. Способ по п.18, в котором полное преобразование - это полное двумерное (2D) дискретное косинусное преобразование (DCT), в котором прием первых входных значений через первый интерфейс содержит этап, на котором принимают блок входных выборок в качестве первых входных значений через первый интерфейс, и в котором выполнение полного преобразования для первых входных значений содержит этапы, на которых
выполняют масштабированное одномерное (1D) преобразование для каждой строки блока входных выборок, чтобы получить первый промежуточный блок,
выполняют масштабированное 1D преобразование для каждого столбца первого промежуточного блока, чтобы получить второй промежуточный блок,
масштабируют второй промежуточный блок, чтобы получить коэффициентов преобразования, и
предоставляют блок коэффициентов преобразования в качестве первых выходных значений через первый интерфейс.
23. Устройство, содержащее
средство приема первых входных значений через первый интерфейс;
средство выполнения полного преобразования первых входных значений, чтобы получить первые выходные значения;
средство приема вторых входных значений через второй интерфейс; и
средство выполнения масштабированного преобразования вторых входных значений, чтобы получить вторые выходные значения.
24. Устройство по п.23, в котором полное преобразование - это полное двумерное (2D) преобразование, и в котором средство выполнения полного преобразования для первых входных значений содержит
средство масштабирования блока первых входных значений, чтобы получить блок масштабированных входных значений,
средство выполнения масштабированного одномерного (1D) преобразования для каждой строки блока масштабированных входных значений, чтобы получить промежуточный блок, и
средство выполнения масштабированного 1D преобразования для каждого столбца промежуточного блока, чтобы получить блок первых выходных значений.
25. Устройство по п.23, в котором полное преобразование - это полное двумерное (2D) преобразование, и в котором средство выполнения полного преобразования для первых входных значений содержит
средство выполнения масштабированного одномерного (1D) преобразования для каждой строки блока входных значений, чтобы получить первый промежуточный блок,
средство выполнения масштабированного 1D преобразования для каждого столбца первого промежуточного блока, чтобы получить второй промежуточный блок, и
средство масштабирования второго промежуточного блока, чтобы получить блок первых выходных значений.
26. Процессорночитаемый носитель для сохранения команд, чтобы
принимать первые входные значения через первый интерфейс;
выполнять полное преобразование первых входных значений, чтобы получить первые выходные значения;
принимать вторые входные значения через второй интерфейс; и
выполнять масштабированное преобразование вторых входных значений, чтобы получить вторые выходные значения.
27. Устройство, содержащее
процессор, выполненный с возможностью масштабировать первый блок коэффициентов преобразования, чтобы получить второй блок коэффициентов масштабированного преобразования, выполнять масштабированное одномерное (1D) преобразование для каждой строки второго блока, чтобы получить промежуточный блок, выполнять масштабированное 1D преобразование для каждого столбца промежуточного блока, чтобы получить блок выходных выборок, и выполнять умножение над набором переменных на набор двоично-рациональных констант, который аппроксимирует набор иррациональных констант для каждого масштабированного 1D преобразования; и
запоминающее устройство, соединенное с процессором и выполненное с возможностью сохранять промежуточный блок.
28. Устройство по п.27, в котором масштабированное 1D преобразование - это масштабированное 1D обратное дискретное косинусное преобразование (IDCT).
29. Способ, содержащий этапы, на которых
масштабируют первый блок коэффициентов преобразования, чтобы получить второй блок масштабированных коэффициентов преобразования;
выполняют масштабированное одномерное (1D) преобразование для каждой строки второго блока, чтобы получить промежуточный блок;
выполняют масштабированное 1D преобразование для каждого столбца промежуточного блока, чтобы получить блок выходных выборок; и
выполняют умножение набора переменных на набор двоично-рациональных констант, который аппроксимирует набор иррациональных констант для каждого масштабированного 1D преобразования.
30. Способ по п.29, в котором масштабированное 1D преобразование - это масштабированное 1D обратное дискретное косинусное преобразование (IDCT).
31. Устройство, содержащее
процессор, выполненный с возможностью выполнять масштабированное одномерное (1D) преобразование для каждой строки блока входных выборок, чтобы получить первый промежуточный блок, выполнять масштабированное 1D преобразование для каждого столбца первого промежуточного блока, чтобы получить второй промежуточный блок, масштабировать второй промежуточный блок, чтобы получить блок коэффициентов преобразования и выполнять умножение набора переменных на набор двоично-рациональных констант, который аппроксимирует набор иррациональных констант для каждого масштабированного 1D преобразования; и
запоминающее устройство, соединенное с процессором и выполненное с возможностью сохранять первый и второй промежуточные блоки.
32. Устройство по п.31, в котором масштабированное 1D преобразование - это масштабированное 1D дискретное косинусное преобразование (DCT).
33. Способ, содержащий этапы, на которых
выполняют масштабированное одномерное (1D) преобразование для каждой строки блока входных выборок, чтобы получить первый промежуточный блок;
выполняют масштабированное 1D преобразование для каждого столбца первого промежуточного блока, чтобы получить второй промежуточный блок;
масштабируют второй промежуточный блок, чтобы получить блок коэффициентов преобразования; и
выполняют умножение набора переменных на набор двоично-рациональных констант, который аппроксимирует набор иррациональных констант для каждого масштабированного 1D преобразования.
34. Способ по п.33, в котором масштабированное 1D преобразование - это масштабированное 1D дискретное косинусное преобразование (DCT).
RU2008142735/08A 2006-03-29 2007-03-29 Структура преобразования с масштабированными и немасштабированными интерфейсами RU2460129C2 (ru)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US78756206P 2006-03-29 2006-03-29
US60/787,562 2006-03-29
US11/691,268 2007-03-26
US11/691,268 US8849884B2 (en) 2006-03-29 2007-03-26 Transform design with scaled and non-scaled interfaces

Publications (2)

Publication Number Publication Date
RU2008142735A true RU2008142735A (ru) 2010-05-10
RU2460129C2 RU2460129C2 (ru) 2012-08-27

Family

ID=38560679

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2008142735/08A RU2460129C2 (ru) 2006-03-29 2007-03-29 Структура преобразования с масштабированными и немасштабированными интерфейсами

Country Status (9)

Country Link
US (2) US8849884B2 (ru)
EP (1) EP1999642B1 (ru)
JP (2) JP2009534723A (ru)
KR (2) KR101131757B1 (ru)
CN (1) CN101796506B (ru)
BR (1) BRPI0709263A2 (ru)
CA (1) CA2644505A1 (ru)
RU (1) RU2460129C2 (ru)
WO (1) WO2007115127A2 (ru)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070200738A1 (en) * 2005-10-12 2007-08-30 Yuriy Reznik Efficient multiplication-free computation for signal and data processing
US8595281B2 (en) * 2006-01-11 2013-11-26 Qualcomm Incorporated Transforms with common factors
US8849884B2 (en) 2006-03-29 2014-09-30 Qualcom Incorporate Transform design with scaled and non-scaled interfaces
US8819095B2 (en) * 2007-08-28 2014-08-26 Qualcomm Incorporated Fast computation of products by dyadic fractions with sign-symmetric rounding errors
US8654833B2 (en) * 2007-09-26 2014-02-18 Qualcomm Incorporated Efficient transformation techniques for video coding
TWI382768B (zh) * 2008-03-24 2013-01-11 Novatek Microelectronics Corp 具有執行重疊濾波以及核心轉換的運算方法及其裝置
US9110849B2 (en) * 2009-04-15 2015-08-18 Qualcomm Incorporated Computing even-sized discrete cosine transforms
US8762441B2 (en) * 2009-06-05 2014-06-24 Qualcomm Incorporated 4X4 transform for media coding
US9069713B2 (en) * 2009-06-05 2015-06-30 Qualcomm Incorporated 4X4 transform for media coding
US9075757B2 (en) 2009-06-24 2015-07-07 Qualcomm Incorporated 16-point transform for media data coding
US9118898B2 (en) * 2009-06-24 2015-08-25 Qualcomm Incorporated 8-point transform for media data coding
US8451904B2 (en) * 2009-06-24 2013-05-28 Qualcomm Incorporated 8-point transform for media data coding
US9081733B2 (en) * 2009-06-24 2015-07-14 Qualcomm Incorporated 16-point transform for media data coding
WO2011083573A1 (ja) 2010-01-07 2011-07-14 株式会社 東芝 動画像符号化装置及び動画像復号化装置
JP5696248B2 (ja) * 2010-01-07 2015-04-08 株式会社東芝 動画像符号化装置及び動画像復号化装置
JP5597782B2 (ja) * 2010-01-07 2014-10-01 株式会社東芝 動画像符号化装置及び動画像復号化装置
CN103125116A (zh) 2010-09-28 2013-05-29 三星电子株式会社 视频编码方法和装置以及解码方法和装置
US9824066B2 (en) 2011-01-10 2017-11-21 Qualcomm Incorporated 32-point transform for media data coding
AU2016219700B2 (en) * 2011-01-18 2018-06-28 Dolby International Ab Video decoder with reduced dynamic range transform with inverse transform shifting memory
US9807395B2 (en) 2011-01-18 2017-10-31 Dolby International Ab Video decoder with reduced dynamic range transform with inverse transform shifting memory
US20120183045A1 (en) * 2011-01-18 2012-07-19 Louis Joseph Kerofsky Video decoder with reduced dynamic range transform including clipping
US11308449B2 (en) 2011-04-28 2022-04-19 Microsoft Technology Licensing, Llc Storing metadata inside file to reference shared version of file
CN102647597A (zh) * 2012-05-02 2012-08-22 华南理工大学 一种基于多边形裁剪dct的jpeg图像压缩方法
US9456383B2 (en) 2012-08-27 2016-09-27 Qualcomm Incorporated Device and method for adaptive rate multimedia communications on a wireless network
US20220417537A1 (en) * 2021-06-23 2022-12-29 Black Sesame International Holding Limited Unprocessed image coding and decoding

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4864529A (en) * 1986-10-09 1989-09-05 North American Philips Corporation Fast multiplier architecture
JPH01175186A (ja) 1987-12-29 1989-07-11 Nitto Denko Corp 熱接着用プレス装置における熱加圧具
JP2711176B2 (ja) 1990-10-02 1998-02-10 アロカ株式会社 超音波画像処理装置
CA2060407C (en) 1991-03-22 1998-10-27 Jack M. Sacks Minimum difference processor
US5233551A (en) * 1991-10-21 1993-08-03 Rockwell International Corporation Radix-12 DFT/FFT building block
US5285402A (en) * 1991-11-22 1994-02-08 Intel Corporation Multiplyless discrete cosine transform
US5539836A (en) * 1991-12-20 1996-07-23 Alaris Inc. Method and apparatus for the realization of two-dimensional discrete cosine transform for an 8*8 image fragment
TW284869B (ru) * 1994-05-27 1996-09-01 Hitachi Ltd
US5712809A (en) 1994-10-31 1998-01-27 Vivo Software, Inc. Method and apparatus for performing fast reduced coefficient discrete cosine transforms
US5701263A (en) * 1995-08-28 1997-12-23 Hyundai Electronics America Inverse discrete cosine transform processor for VLSI implementation
US5930160A (en) * 1996-06-22 1999-07-27 Texas Instruments Incorporated Multiply accumulate unit for processing a signal and method of operation
JP3263807B2 (ja) 1996-09-09 2002-03-11 ソニー株式会社 画像符号化装置および画像符号化方法
US6058215A (en) * 1997-04-30 2000-05-02 Ricoh Company, Ltd. Reversible DCT for lossless-lossy compression
JP3957829B2 (ja) * 1997-08-29 2007-08-15 株式会社オフィスノア 動画像情報の圧縮方法およびそのシステム
US6134270A (en) * 1997-06-13 2000-10-17 Sun Microsystems, Inc. Scaled forward and inverse discrete cosine transform and video compression/decompression systems employing the same
KR100270799B1 (ko) * 1998-01-30 2000-11-01 김영환 이산코사인변환/역이산코사인변환 프로세서
US6189021B1 (en) 1998-09-15 2001-02-13 Winbond Electronics Corp. Method for forming two-dimensional discrete cosine transform and its inverse involving a reduced number of multiplication operations
US6757326B1 (en) * 1998-12-28 2004-06-29 Motorola, Inc. Method and apparatus for implementing wavelet filters in a digital system
US6473534B1 (en) * 1999-01-06 2002-10-29 Hewlett-Packard Company Multiplier-free implementation of DCT used in image and video processing and compression
WO2000055757A1 (en) 1999-03-17 2000-09-21 The Johns Hopkins University A fast multiplierless transform
US6529634B1 (en) 1999-11-08 2003-03-04 Qualcomm, Inc. Contrast sensitive variance based adaptive block size DCT image compression
US6760486B1 (en) 2000-03-28 2004-07-06 General Electric Company Flash artifact suppression in two-dimensional ultrasound imaging
US6820104B2 (en) * 2000-06-09 2004-11-16 Walter Eugene Pelton Apparatus, methods, and computer program products for reducing the number of computations and number of required stored values for information processing methods
US7007054B1 (en) * 2000-10-23 2006-02-28 International Business Machines Corporation Faster discrete cosine transforms using scaled terms
US6766341B1 (en) * 2000-10-23 2004-07-20 International Business Machines Corporation Faster transforms using scaled terms
JP4266512B2 (ja) 2000-12-27 2009-05-20 キヤノン株式会社 データ処理装置
WO2002101650A2 (en) 2001-06-12 2002-12-19 Silicon Optix Inc. Method and system for processing a non-linear two dimensional spatial transformation
US6870963B2 (en) 2001-06-15 2005-03-22 Qualcomm, Inc. Configurable pattern optimizer
US7082450B2 (en) 2001-08-30 2006-07-25 Nokia Corporation Implementation of a transform and of a subsequent quantization
US20030074383A1 (en) * 2001-10-15 2003-04-17 Murphy Charles Douglas Shared multiplication in signal processing transforms
US6917955B1 (en) * 2002-04-25 2005-07-12 Analog Devices, Inc. FFT processor suited for a DMT engine for multichannel CO ADSL application
US7395210B2 (en) 2002-11-21 2008-07-01 Microsoft Corporation Progressive to lossless embedded audio coder (PLEAC) with multiple factorization reversible transform
US7792891B2 (en) * 2002-12-11 2010-09-07 Nvidia Corporation Forward discrete cosine transform engine
TWI220716B (en) * 2003-05-19 2004-09-01 Ind Tech Res Inst Method and apparatus of constructing a hardware architecture for transfer functions
RU2305377C2 (ru) 2003-05-20 2007-08-27 Корпорация "САМСУНГ ЭЛЕКТРОНИКС Ко., Лтд." Способ уменьшения искажения сжатого видеоизображения и устройство для его реализации
US7487193B2 (en) * 2004-05-14 2009-02-03 Microsoft Corporation Fast video codec transform implementations
US7587093B2 (en) * 2004-07-07 2009-09-08 Mediatek Inc. Method and apparatus for implementing DCT/IDCT based video/image processing
US7489826B2 (en) * 2004-10-07 2009-02-10 Infoprint Solutions Company, Llc Compensating for errors in performance sensitive transformations
US7421139B2 (en) * 2004-10-07 2008-09-02 Infoprint Solutions Company, Llc Reducing errors in performance sensitive transformations
US20070200738A1 (en) 2005-10-12 2007-08-30 Yuriy Reznik Efficient multiplication-free computation for signal and data processing
US8548265B2 (en) * 2006-01-05 2013-10-01 Fastvdo, Llc Fast multiplierless integer invertible transforms
US8595281B2 (en) 2006-01-11 2013-11-26 Qualcomm Incorporated Transforms with common factors
US20070271321A1 (en) * 2006-01-11 2007-11-22 Qualcomm, Inc. Transforms with reduce complexity and/or improve precision by means of common factors
US8849884B2 (en) 2006-03-29 2014-09-30 Qualcom Incorporate Transform design with scaled and non-scaled interfaces

Also Published As

Publication number Publication date
JP5529101B2 (ja) 2014-06-25
CA2644505A1 (en) 2007-10-11
EP1999642B1 (en) 2020-04-22
WO2007115127A3 (en) 2010-05-06
JP2012105273A (ja) 2012-05-31
US8849884B2 (en) 2014-09-30
KR101136770B1 (ko) 2012-05-30
CN101796506B (zh) 2014-07-30
KR101131757B1 (ko) 2012-04-05
RU2460129C2 (ru) 2012-08-27
EP1999642A2 (en) 2008-12-10
KR20110034603A (ko) 2011-04-05
WO2007115127A2 (en) 2007-10-11
KR20080107474A (ko) 2008-12-10
CN101796506A (zh) 2010-08-04
BRPI0709263A2 (pt) 2011-06-28
JP2009534723A (ja) 2009-09-24
US20070233764A1 (en) 2007-10-04
US9727530B2 (en) 2017-08-08
US20140149478A1 (en) 2014-05-29

Similar Documents

Publication Publication Date Title
RU2008142735A (ru) Структура преобразования с масштабированными и немасштабированными интерфейсами
CN101375274B (zh) 用于执行数据变换的设备和方法
CN102710906B (zh) 实现二维离散余弦变换的cmos图像传感器
US20100128818A1 (en) Fft processor
CN102025676A (zh) 一种1536点的fft/ifft实现方法及装置
Tewari et al. High-speed & memory efficient 2-d dwt on xilinx spartan3a dsp using scalable polyphase structure with da for jpeg2000 standard
Jana et al. An area efficient vlsi architecture for 1-d and 2-d discrete wavelet transform (dwt) and inverse discrete wavelet transform (idwt)
CN101426134A (zh) 用于视频编解码的硬件装置及方法
Martisius et al. A 2-D DCT hardware codec based on Loeffler algorithm
CN106570272A (zh) 一种二维离散小波变换的vlsi设计方法
CN106776475A (zh) 一种三项加权分数傅里叶变换的实现装置
CN101646080A (zh) 基于avs并行流水idct快速变换的方法和装置
Mohammadnia et al. Minimizing the error: a study of the implementation of an integer split-radix FFT on an FPGA for medical imaging
Mamatha et al. Hybrid architecture for sinusoidal and non-sinusoidal transforms
Tortoli et al. A high-speed FFT unit based on a low cost digital signal processor
Mamatha et al. Triple-matrix product-based 2D systolic implementation of discrete Fourier transform
CN102025988B (zh) 一种模式相关的快速变换方法
Jeyaprakash FPGA implementation of discrete wavelet transform (DWT) for JPEG 2000
Valdes et al. Hardware implementation of a polyphase filter bank for MP3 decoding
CN100349466C (zh) 视频或图像压缩中准能量守恒变换的方法和装置
Valdes et al. Hardware solution of a polyphase filter bank for MP3 audio processing
Nagabushanam et al. Modified VLSI implementation of DA-DWT for image compression
WO2009130498A2 (en) Pipelined 2d fft processor
Kammoun et al. A unified 2d hardware architecture of the future video cod-ing adaptive multiple transforms on soc platform
Bhuyan et al. An efficient VLSI implementation of lifting based forward discrete wavelet transform processor for JPEG2000

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20190330