RU2007751C1

RU2007751C1 - Device for input of discrete signals into computer

Info

Publication number: RU2007751C1
Authority: RU
Inventors: С.Ф. Тюрин; В.И. Назин; В.А. Несмелов; В.А. Харитонов; Д.Л. Куликов; А.М. Жданов; Л.Б. Кульков
Original assignee: Назин Владимир Иванович; Тюрин Сергей Феофентович; Несмелов Владимир Аркадьевич; Харитонов Валерий Алексеевич
Priority date: 1990-12-17
Filing date: 1990-12-17
Publication date: 1994-02-15

Abstract

FIELD: computer engineering. SUBSTANCE: device has address decoder, bus shaper, five AND gates, two OR gates, AND gate group having three states at its output, NAND gate group having three states at its output, memory, two flip-flops, counter, pulse generator, AND gates, OR gate, register, flip-flops, delay gate, group multiplexer, OR gate group, AND gate group, group of majority gates, group of majority gates having inverse outputs, group of three-state majority gates, address inputs, data inputs-outputs, control inputs, resetting input, information inputs, permitting input. EFFECT: increased speed of redundant equipment servicing and order-state testing due to introduced order of preliminary logical processing of three-state signals from detectors and generation of control output vector. 2 dwg

Description

Изобретение относится к вычислительной технике, в частности к устройствам сопряжения, и может быть использовано для программно-аппаратного вычисления булевых функций, зависящих от локальных дискретных сигналов. The invention relates to computer technology, in particular to devices, and can be used for software and hardware calculation of Boolean functions that depend on local discrete signals.

Целью изобретения является увеличения быстродействия. The aim of the invention is to increase performance.

На фиг. 1 изображена функциональная схема предлагаемого устройства для ввода в микроЭВМ дискретных сигналов; на фиг. 2 - временная диаграмма работы устройства при настройке и при вычислении значения функции. In FIG. 1 shows a functional diagram of the proposed device for input into the microcomputer of discrete signals; in FIG. 2 is a timing diagram of the operation of the device during configuration and in calculating the value of a function.

Устройство для ввода в микроЭВМ дискретных сигналов содержит дешифратор адреса 1, шинный формирователь 2, пять элементов И 3-7, два элемента ИЛИ 8, 9, группу элементов И 10.1-10. В с тремя состояниями на выходе, где В - количество разрядов входного дискретного сигнала, группу элементов И-НЕ 11.1-11. В с тремя состояниями на выходе, оперативную память 12, два триггера 13, 14, счетчик 15, генератор 16 импульсов, элементы И 17. . . 19, элементы ИЛИ 20, регистр 21, триггеры 22, 23, элемент 24 задержки, мультиплексор 25, группу элементов ИЛИ 26.1, . . . , 26. С, где С = B/3, группу элементов И 27, группу мажоритарных элементов 28, группу мажоритарных элементов 29 с инверсией на входах, группу магистральных элементов И 30. . . 34 (с тремя состояниями на выходе), входы 35 адреса, входы-выходы 36 данных, входы 37, 38 управления, вход 39 сброса, информационные входы 40, вход 41 разрешения, мультиплексор 42, образованный элементом И 3, группой элементов И 10, группой элементов И-НЕ 11, шифратор 43, образованный группой элементов ИЛИ 26, группой элементов И 27, группой мажоритарных элементов 28, группой мажоритарных элементов 29 с инверсией на входах и группой магистральных элементов 30, . . . , 34. A device for inputting discrete signals into a microcomputer contains an address decoder 1, a bus driver 2, five AND 3-7 elements, two OR 8, 9 elements, an AND 10.1-10 group of elements. B with three states at the output, where B is the number of bits of the input discrete signal, the group of elements AND 11.1-11. In with three output states, RAM 12, two triggers 13, 14, counter 15, pulse generator 16, AND elements 17.. . 19, OR elements 20, register 21, triggers 22, 23, delay element 24, multiplexer 25, OR group of elements 26.1,. . . , 26. C, where C = B / 3, a group of elements And 27, a group of majority elements 28, a group of majority elements 29 with inversion at the inputs, a group of trunk elements And 30.. . 34 (with three states at the output), address 35 inputs, data input-output 36, control inputs 37, 38, reset input 39, information inputs 40, enable input 41, multiplexer 42 formed by AND 3, a group of AND 10 elements, a group of AND-NOT elements 11, an encoder 43 formed by a group of OR elements 26, a group of AND elements 27, a group of majority elements 28, a group of majority elements 29 with inversion at the inputs, and a group of trunk elements 30,. . . , 34.

Устройство для ввода в микроЭВМ дискретных сигналов работает следующим образом. A device for entering into a microcomputer discrete signals works as follows.

1. Настройка. При этом внешняя микроЭВМ, подключенная к устройству ко входам адреса 35, входам/выходам данных Ш6, входам управления 37 ("Чтение"), 38 ("Запись"), обращается к нему как к порту вывода с фиксированным адресам. Активируется вход 41. Активируется вход управления 38 ("Запись"), на входах 35 выставляется адрес, активирующий выход 1.1 дешифратора 1, активируется выход элемента ИЛИ 8. Поэтому активируется выход элемента И 4, подключающий шинный формирователь 2 по первому входу управления (Е1) ко входам/выходам 35, а так как второй вход управления (Е2) неактивирован, то шинный формирователь 2 подключается в режиме ввода со входом-выходом 36, информация с которых передается на входы данных оперативной памяти 12. Оперативная память 12 имеет постоянно активированный вход управления, поэтому активированный выход элемента И 5 переводит ее в режим записи по входу записи. Счетчик 15 обнулен в исходном положении по цепям сброса, не указанным на фиг. 1, поэтому на входах адреса оперативной памяти 12 выставлен адрес нулевой ячейки (см. фиг. 1). 1. Setup. In this case, an external microcomputer connected to the device to the address 35 inputs, data inputs / outputs Ш6, control inputs 37 ("Read"), 38 ("Write"), refers to it as an output port with fixed addresses. The input 41 is activated. The control input 38 is activated ("Record"), the addresses activating the output 1.1 of the decoder 1 are set at the inputs 35, the output of the OR element 8 is activated. Therefore, the output of the And 4 element is activated, connecting the bus driver 2 at the first control input (E1) to inputs / outputs 35, and since the second control input (E2) is inactive, the bus driver 2 is connected in input mode with input / output 36, information from which is transmitted to the data inputs of RAM 12. RAM 12 has a permanently activated input d control, therefore, the activated output element And 5 puts it in recording mode at the input of the recording. The counter 15 is reset to zero in the initial position along the reset circuits not indicated in FIG. 1, therefore, at the inputs of the address of the RAM 12 the address of the zero cell is set (see Fig. 1).

В оперативную память 12 записывается первое слово информации с выходов блока 2. По заднему фронту сигнала на выходе элемента И 5 (и, соответственно, по заднему фронту сигнала на выходе элемента ИЛИ 9) изменяется состояние счетчика 15 и его выходные сигналы адресуют следующую ячейку оперативной памяти 12. In the RAM 12, the first word of information from the outputs of block 2 is written. The state of the counter 15 changes along the trailing edge of the signal at the output of the AND 5 element (and, accordingly, the trailing edge of the signal at the output of the OR element 9) and its output signals address the next memory cell 12.

При очередном обращении к устройству аналогично запишется второе слово информации. Далее устройство работает аналогично. Далее внешняя микроЭВМ обнуляет счетчик 15, причем на входах адреса 35 устанавливается код, возбуждающий выход 1, 2 дешифратора 1, и активируется вход 38. Поэтому сигнал с выхода элемента И 6 обнуляет счетчик 15 и триггеры 14, 13. Для ввода информации с локальной обработкой внешняя микроЭВМ обнуляет также триггер 22, при этом выставляется адрес (на входах 35, активирующий выход 1.4) дешифратора 1 и возбуждается вход 37, что приводит к возбуждению выхода элемента И 17 и обнулению триггера 22, т. е. на выходы мультиплексора 25 подключается информация с его первой группой входов, подключенной к выходам триггеров 13, 14. Устройство готово к локальной обработке сигналов на информационных входах 40, либо контрольной информации на выходах регистра 21. The next time you access the device, the second word of information is similarly written. Further, the device works similarly. Next, the external microcomputer resets counter 15, and a code is set at the inputs of address 35 that drives output 1, 2 of decoder 1, and input 38 is activated. Therefore, the signal from the output of element 6 resets counter 15 and triggers 14, 13. To enter information with local processing the external microcomputer also resets the trigger 22, and the address (at the inputs 35, the activating output 1.4) of the decoder 1 is set and the input 37 is excited, which leads to the excitation of the output of the element And 17 and the zeroing of the trigger 22, that is, the information is connected to the outputs of the multiplexer 25 from his first a group of inputs connected to the outputs of the triggers 13, 14. The device is ready for local processing of signals at the information inputs 40, or control information at the outputs of the register 21.

2. Вычисление функций от резервированных дискретных сигналов. Для производства таких вычислений в оперативную память 12 выводятся константы, имеющие следующий формат: 1) поле 12.2.1 - после управления группами элементов 10, 11 - заполняются аналогично прототипу; 2) поле 12.2.2 - поле управления группами элементов 26, 27, 28, 29, 34 - унитарный пятиразрядный код, единица в позиции которого определяет вариант предварительной обработки резервированных сигналов - либо обработка по функции ИЛИ (сработала хотя бы одна цепь датчика) - включается в работу группа элементов ИЛИ 260 либо обработка по функции И (сработали все цепи датчика) - включается в работу группа элементов И 27, либо обработка по мажоритарной функции (сработало ≥2 цепей датчиков) - включаются в работу группа мажоритарных элементов 28, либо обработка по мажоритарной функции от инверсных сигналов (не сработало ≥2 цепей датчиков) - включаются в работу группа мажоритарных элементов 29 с инверсными входами, либо обработка предварительная отсутствует - включаются в работу магистральные элементы 34 (при наличии единицы на одном из пяти разрядов выходов 12.2.2 подключаются соответствующие магистральные элементы групп 30, 31, 32, 33, 34, а выходы остальных находятся в высокоимпедансном состоянии и не влияют на работу элементов групп 10, 11); 3) поле 12.1 содержит один разряд и предназначено для фиксации факта выборки последней константы массива, оно управляет элементом задержки 24. 2. Calculation of functions from redundant discrete signals. To perform such calculations, constants having the following format are output to RAM 12: 1) field 12.2.1 - after managing groups of elements 10, 11 - are filled in similarly to the prototype; 2) field 12.2.2 - control field for groups of elements 26, 27, 28, 29, 34 - a unitary five-digit code, the unit in the position of which determines the option of preprocessing the reserved signals - either processing by the OR function (at least one sensor circuit has worked) - the group of elements OR 260 is turned on, either processing according to the AND function (all sensor circuits have worked) - the group of elements And 27 is turned on, or processing according to the majority function (≥2 chains of sensors have worked) - the group of majority elements 28 are turned on, or processing by of a unitary function from inverse signals (≥2 sensor circuits did not work) - a group of majority elements 29 with inverse inputs are activated, or preliminary processing is absent - main elements 34 are turned on (if there is a unit on one of the five bits of outputs 12.2.2 are connected the corresponding trunk elements of groups 30, 31, 32, 33, 34, and the outputs of the rest are in a high impedance state and do not affect the operation of the elements of groups 10, 11); 3) field 12.1 contains one bit and is intended to fix the fact of sampling the last constant of the array, it controls the delay element 24.

Таким образом, при необходимости предварительной обработки резервированных сигналов датчиков они проходят через соответствующий элемент групп 26, 27, 28, 29, при отсутствии такой необходимости сигнал с первой цепи проходит через соответствующий магистральный элемент 34. Тогда на входы 1, 4, 7. . . +3-го элемента 10(11) может поступать предварительно обработанная информация, что сокращает время вычисления основной функции, которая зависит от результатов предварительно вычисленных функций от троированных сигналов с датчиков. Thus, if it is necessary to pre-process the redundant sensor signals, they pass through the corresponding element of groups 26, 27, 28, 29, in the absence of such a need, the signal from the first circuit passes through the corresponding main element 34. Then to the inputs 1, 4, 7.. . + Of the 3rd element 10 (11), pre-processed information can be received, which reduces the calculation time of the main function, which depends on the results of the previously calculated functions from the triplicated signals from the sensors.

Так, для вычисления функции (х₁ ≥2)& & (х₂ ≥2) . . . & (х_n ≥2), где х₁-х_n-n датчиков, цепи которых троированы, на выходах 12.2.2 блока 12 должна быть константа 0 0 1 0 0, на выходах 12.2.1 - константа 10 10 10. . . 10 (функция В) и вычисления будут закончены за один такт (необходима всего одна константа).So, to calculate the function (x ₁ ≥2) && (x ₂ ≥2). . . & (x _n ≥2), where x ₁ -n _n -n sensors whose circuits are tripled, at the outputs 12.2.2 of block 12 there should be a constant 0 0 1 0 0, at the outputs 12.2.1 - a constant 10 10 10.. . 10 (function B) and the calculations will be completed in one clock cycle (only one constant is needed).

Для вычисления функции (х₁ ≥2) V V(х₂ ≥2) V. . . V(х_n ≥2) необходимо констант (по выходу 12.2.1 блока 12) 10 00. . . 00, соответственно для каждой на выходе 12.2.2 должен быть тот же код 0 0 1 0 0.To calculate the function (x ₁ ≥2) VV (x ₂ ≥2) V.. . V (x _n ≥2) requires constants (at the output 12.2.1 of block 12) 10 00.. . 00, respectively, for each output 12.2.2 there should be the same code 0 0 1 0 0.

Аналогично можно представить константами другие функции. Очевидно, что наблюдается выигрыш во времени за счет предварительного вычисления функций от троированных сигналов датчиков, которые производят параллельно с вычислениями, аналогичными вычислениям в прототипе на элементах групп 10, 11. Similarly, other functions can be represented by constants. Obviously, there is a gain in time due to preliminary calculation of functions of the tripled sensor signals, which are performed in parallel with calculations similar to the calculations in the prototype on elements of groups 10, 11.

На фиг. 2 показано, что для производства вычислений обнуляется триггер 22, на выходе мультиплексора 25 устанавливается входной вектор, а на выходах элементов групп 28, 32 - мажоритарные функции от троированных сигналов датчиков. In FIG. 2, it is shown that trigger 22 is canceled for calculations, the input vector is set at the output of multiplexer 25, and the majority functions from the tripled sensor signals are set at the outputs of elements of groups 28, 32.

Запись констант и вычисления аналогичны прототипу (не указаны на фиг. 2), за исключением - по окончании вычислений, когда выбирается последняя константа - устанавливается триггер 23. The recording of constants and calculations are similar to the prototype (not shown in Fig. 2), with the exception of - at the end of the calculations, when the last constant is selected - trigger 23 is set.

Кроме того, в предлагаемом устройстве возможно вычисление логических функций, зависящих от аргументов, формируемых самой микроЭВМ и выводимых в регистр 21 так, как будет описано в разделе проверки работоспособности. In addition, in the proposed device, it is possible to calculate logical functions depending on the arguments generated by the microcomputer itself and displayed in the register 21 as described in the health check section.

3. Проверка работоспособности устройства. 3. Checking the operability of the device.

В этом режиме предварительно устанавливается триггер 22 (см. фиг. 1.2). Для этого внешняя микроЭВМ обращается к устройству как к порту с фиксированным адресом, который будучи установлен на входах 35 приводит к возбуждению выхода 1.4 дешифратора 1, у которого, кроме того, возбужден вход разрешения 41. Возбуждается вход 37 устройства. Поэтому возбуждается выход элемента И 18, который, воздействуя на вход установки триггера 22, устанавливает его. В связи с этим на выход мультиплексора 25 подключаются выходы регистра 21. Затем в оперативную память 12 аналогично прототипу записываются константы, описывающие контрольную функцию (не указано на фиг. 2, аналогично прототипу). Для записи в регистр 21 контрольного входного вектора он передается с выходов шинного формирователя 1, у дешифратора 1 возбуждается выход 1.3, причем внешняя микроЭВМ обращается к устройству как к порту вывода, т. е. возбуждается и вход 38 устройства. Поэтому возбуждается выход элемента И 19 и контрольный входной вектор записывается в регистр 21. Затем аналогично прототипу инициируются вычисления, по окончании которых устанавливается триггер 23 готовности результата (с задержкой, определяемой элементом задержки 24, после того, как считывается последняя константа и возбуждается отдельный выход блока 12). Если вычисленная функция равна 1, то аналогично прототипу устанавливается триггер 14. Внешняя микроЭВМ сканирует состояние триггера 23 и при наличии логической единицы на его выходе анализирует состояние триггера 14. Затем аналогично прототипу обнуляются триггеры 23, 14 (триггер 14 обнуляется сигналом с выхода блока 24), а регистр 21 выводится очередной контрольный вектор, в блок 12 выводится константа очередной контрольной функции и вновь инициируются вычисления. По результатам контроля внешняя микроЭВМ делает вывод о работоспособности устро- йства. После этого в блоке 12 выводятся константы основной функции, обнуляется триггер 22 (возбуждается выход 1.4 дешифратора 1 при обращении к устройству как к порту вывода - возбуждается вход 38 и выход элемента И 17), после чего через мультиплексор 25 подключаются входы 40 входного вектора - дискретные сигналы с датчиков. Затем устройство работает аналогично прототипу. In this mode, the trigger 22 is pre-installed (see. Fig. 1.2). For this, the external microcomputer refers to the device as a port with a fixed address, which, when installed at the inputs 35, leads to the excitation of the output 1.4 of the decoder 1, which, in addition, permits the input 41 of the resolution. The input 37 of the device is excited. Therefore, the output of the element And 18 is excited, which, acting on the input of the installation of the trigger 22, sets it. In this regard, the outputs of the register 21 are connected to the output of the multiplexer 25. Then, constants describing the control function (not shown in Fig. 2, similar to the prototype) are written to the RAM 12 in the same way as the prototype. To write a control input vector to the register 21, it is transmitted from the outputs of the bus driver 1, the output 1.3 is excited at the decoder 1, and the external microcomputer addresses the device as an output port, i.e., the input 38 of the device is also excited. Therefore, the output of the And 19 element is excited and the control input vector is written to the register 21. Then, similarly to the prototype, calculations are initiated, after which a result ready trigger 23 is set (with a delay determined by the delay element 24, after the last constant is read and a separate block output is excited 12). If the calculated function is 1, then trigger 14 is installed similarly to the prototype. The external microcomputer scans the state of trigger 23 and, if there is a logical unit at its output, analyzes the state of trigger 14. Then, similarly to the prototype, triggers 23, 14 are reset (trigger 14 is reset by the signal from the output of block 24) , and the register 21 displays the next control vector, in block 12 the constant of the next control function is displayed and the calculations are again initiated. According to the results of the control, the external microcomputer makes a conclusion about the operability of the device. After that, the constants of the main function are displayed in block 12, the trigger 22 is reset (the output 1.4 of the decoder 1 is excited when the device is accessed as the output port - the input 38 and the output of the And 17 element are excited), after which the input vector inputs 40 are connected through the multiplexer 25 - discrete signals from sensors. Then the device works similarly to the prototype.

Проверка работоспособности устройства может приводиться как проверка оперативной памяти, т. е. , например, контро- лируется реакция на "бегущий ноль" и "бегущую единицу". Checking the operability of a device can be carried out as a test of RAM, that is, for example, the reaction to a “running zero” and a “running unit” is controlled.

Тогда контрольные входные векторы, выводимые в регистр 21, имеют вид:
0111. . . 1, 101. . . 1; . . . . . . ; 111. . . 0. А соответствующие константы, записываемые в блок 12, реализуют такие булевые функции:
f₁ = x₁, f₂ = x₂, . . . , f_n = x_n Для "бегущей единицы":
100. . . 0; 010. . . 0; 000; 00. . . 01.Then the control input vectors output to the register 21 have the form:
0111.. . 1, 101.. . 1; . . . . . . ; 111.. . 0. And the corresponding constants written to block 12 implement the following Boolean functions:
f ₁ = x ₁ , f ₂ = x ₂ ,. . . , f _n = x _n For the "running unit":
100. . . 0; 010.. . 0; 000; 00.. . 01.

f₁ = x₁, f₂ = x₂, . . . , f_n = x_n. Аналогично можно реализовать более сложные тексты, например, вычисление конъюнкции или последовательность конъюнкции от разрядов контрольного входного вектора, вычисления дизъюнкций от его разрядов и т. д.f ₁ = x ₁ , f ₂ = x ₂ ,. . . , f _n = x _n . Similarly, you can implement more complex texts, for example, calculating a conjunction or a sequence of conjunctions from the digits of a control input vector, calculating the disjunctions from its digits, etc.

При необходимости ввода части информации без локальной обработки соответствующие дискретные сигналы могут быть подключены непосредственно к части входов шинного формирователя 2 (на фиг. 1 показано подключение тех же информационных сигналов 40). If you need to enter part of the information without local processing, the corresponding discrete signals can be connected directly to part of the inputs of the bus driver 2 (Fig. 1 shows the connection of the same information signals 40).

(56) Авторское свидетельство СССР N 1314345, кл. G 06 F 19/00, 1987. (56) Copyright certificate of the USSR N 1314345, cl. G 06 F 19/00, 1987.

Авторское свидетельство СССР N 1503043, кл. G 06 F 13/00, 1989. USSR author's certificate N 1503043, cl. G 06 F 13/00, 1989.

Claims

DEVICE FOR ENTERING DISCRETE SIGNALS IN MICRO COMPUTER, containing an address decoder, bus driver, five AND elements, two OR elements, a first multiplexer, RAM, two triggers, a clock pulse generator and a counter, the information input of the address decoder being the input of the device for connecting to the bus addresses of the microcomputer, the first output of the address decoder is connected to the first inputs of the first and second elements And, the output of the first element And is connected to the input of the selection of the bus driver, the input of the direction the transmission of which is the input of the device for connecting to the output of the command input of the microcomputer control bus and is connected to the first inputs of the third AND element, the first OR element, the output of which is connected to the second input of the first AND element, the second inputs of the first OR element, the second AND element, the first input of the fourth element And are combined and are the input of the device for connecting to the output of the command output of the microcomputer control bus, the input / output of the bus driver is connected to the input / output of the device for connecting to the microE data bus VM, the information inputs of the RAM are connected to the outputs of the bus driver, the input of the RAM record is connected to the output of the second AND element and to the first input of the second OR element, the address inputs of RAM are connected to the discharge outputs of the counter, the second output of the address decoder is connected to the second input of the third and of the fourth element And, the output of the third element And is connected to the installation input of the first trigger, the output of which is connected to the start input of the clock generator, the output of which is connected to the second the input of the second OR element, the output of which is connected to the counting input of the counter, the output of the first multiplexer is connected to the installation input of the second trigger, the reset input of which is connected to the output of the fourth element And, the first output of the RAM is connected to the control input of the first multiplexer, the output of the second trigger is connected to the first information input of the bus driver, characterized in that, in order to increase speed, it contains the fifth, sixth and seventh AND elements, the third OR element, register, third and four th triggers, delay element, second multiplexer, encoder, and the first inputs of the fifth and sixth elements And are connected to the input of the device to connect to the output of the command output of the control bus, microcomputer, the third output of the address decoder is connected to the second input of the fifth element And, the output of which is connected to synchronization input, a register, the output of which is connected to the first information input of the second multiplexer, the output of which is connected to the information inputs of the encoder, the resolution input of which is connected to the second output of the opera of the original memory, the encoder outputs are connected to the information inputs of the first multiplexer, the gate input of which is connected to the output of the clock pulse generator, the first input of the seventh element And is connected to the input of the device for connecting to the output of the command input of the microcomputer control bus, the fourth output of the address decoder is connected to the second inputs of the sixth and the seventh element And, the outputs of which are connected to the inputs of the reset and installation of the third trigger, the output of which is connected to the control inputs of the second multiplexer, inform The register inputs are connected to the outputs of the bus driver, the device reset input is connected to the first input of the second OR element, the output of which is connected to the reset input of the first trigger, the second input of the second OR element is connected to the output of the delay element and the installation input of the fourth trigger, the input of which is connected to the third RAM output, the reset input of the fourth trigger is connected to the output of the fourth AND element and to the counter reset input, the output of the fourth trigger is connected to the second information input bus the first driver, the second information input of the second multiplexer and the third information input of the bus driver is connected to the input of the device for supplying discrete signals.