RU2034329C1

RU2034329C1 - Device for control

Info

Publication number: RU2034329C1
Application number: RU93031496A
Authority: RU
Inventors: М.А. Гладштейн; А.В. Печаткин; С.Н. Карулин
Original assignee: Рыбинский Авиационный Технологический Институт
Priority date: 1993-06-10
Filing date: 1993-06-10
Publication date: 1995-04-30

Abstract

FIELD: computer engineering. SUBSTANCE: device has address register, first memory unit, register for instructions, control signal generator, subroutine level counter. Second memory unit, multiplexer, adder, OR gate are introduced to accomplish the goal of invention. Device provides control of running process of program having multiple levels according to principles of structured programming. EFFECT: increased maintenance of programs written in assembly language. 7 dwg

Description

Изобретение относится к вычислительной технике и может быть использовано при построении устройств управления универсальных вычислительных машин и микропроцессоров. The invention relates to computer technology and can be used to build control devices for universal computers and microprocessors.

Предлагаемое устройство управления позволяет повысить сопровождаемость программ, написанных на языке ассемблера, что расширяет область его применения. The proposed control device allows to increase the maintainability of programs written in assembly language, which expands the scope of its application.

На фиг. 1 изображена функциональная схема предлагаемого устройства; на фиг.2 и 3 варианты схемотехнической реализации генератора управляющих сигналов; фиг.4,5 и 6 граф-схемы реализованных конструкций структурного программирования типа "следование", "ветвление" и "цикл" соответственно; на фиг.7 граф-схема работы устройства. In FIG. 1 shows a functional diagram of the proposed device; figure 2 and 3 variants of the circuit implementation of the control signal generator; 4,5 and 6 graph diagrams of implemented structural programming structures of the type "follow", "branching" and "cycle", respectively; 7 is a graph diagram of the operation of the device.

Устройство управления содержит регистр адреса 1, первый блок памяти 2, регистр команд 3, генератор 4 управляющих сигналов, счетчик 5 уровня программы, причем выходы регистра команд 3 соединены с первой группой информационных входов регистра адреса 1, выход которого соединен с входом адреса первого блока памяти 2, выход которого соединен с информационным входом регистра команд 3, выход которого соединен также с входом кода операции генератора 4 управляющих сигналов, вход логических условий устройства соединен с входом логических условий генератора 4 управляющих сигналов, выход первого поля микроопераций которого является выходом микроопераций 7 устройства, с первого по шестой 8-13 выходы второго поля микроопераций которого соединены соответственно с первым и вторым входами синхронизации регистра адреса 1, с входом разрешения чтения первого блока памяти 2, входом синхронизации регистра команд 3, входами прибавления и вычитания единицы счетчика 5 уровня программы, выход которого соединен с входом уровня программы генератора 4 управляющих сигналов, вход сброса которого совместно с входом установки счетчика 5 уровня программы подключен к входу 14 начальной установки устройства. Кроме того, устройство содержит второй блок памяти 15, мультиплексор 16, сумматор 17 и элемент ИЛИ 18, выход которого соединен со входом управления записью-чтением второго блока памяти 15, выход которого соединен со второй группой информационных входов регистра адреса 1, вход адреса с выходом счетчика 5 уровня программы, а вход данных с выходом мультиплексора 16, первый информационный вход которого подключен к выходу регистра команд 3, а второй информационный вход к выходу сумматора 17, первый вход которого соединен с выходом третьего поля микроопераций генератора 4, управляющих сигналов, а второй с выходом регистра адреса 1, кроме того вход 14 начальной установки устройства соединен с входом разрешения мультиплексора 16 и первым входом элемента ИЛИ 18, второй вход которого и вход управления мультиплексора 16 соединены соответственно с седьмым 19 и восьмым 20 выходами второго поля микроопераций генератора 4 управляющих сигналов, выход "Ошибка" которого является выходом ошибки 21 устройства. The control device comprises an address register 1, a first memory block 2, a command register 3, a control signal generator 4, a program level counter 5, the outputs of the command register 3 being connected to the first group of information inputs of address register 1, the output of which is connected to the address input of the first memory block 2, the output of which is connected to the information input of the command register 3, the output of which is also connected to the input of the operation code of the generator 4 control signals, the input of the logical conditions of the device is connected to the input of the logical conditions of the generator an actuator 4 of control signals, the output of the first field of microoperations of which is the output of microoperations of 7 devices, from the first to the sixth 8-13 the outputs of the second field of microoperations of which are connected respectively to the first and second synchronization inputs of address register 1, with an input for reading permission of the first memory block 2, an input synchronization of the command register 3, the inputs of adding and subtracting a counter unit 5 of the program level, the output of which is connected to the program level input of the control signal generator 4, the reset input of which is shared with the input of the installation of the counter level 5 program is connected to the input 14 of the initial installation of the device. In addition, the device comprises a second memory unit 15, a multiplexer 16, an adder 17 and an OR element 18, the output of which is connected to the write-read control input of the second memory unit 15, the output of which is connected to the second group of information inputs of address register 1, the address input with an output a program level 5 counter, and a data input with the output of the multiplexer 16, the first information input of which is connected to the output of the command register 3, and the second information input to the output of the adder 17, the first input of which is connected to the output of the third microop field walkie-talkie generator 4, control signals, and the second with the output of address register 1, in addition, the input 14 of the initial installation of the device is connected to the enable input of the multiplexer 16 and the first input of the OR element 18, the second input of which and the control input of the multiplexer 16 are connected respectively to the seventh 19 and eighth 20 outputs of the second field of microoperations of the generator 4 control signals, the output of "Error" which is the output of the error 21 of the device.

Генератор 4 управляющих сигналов (первый вариант) (фиг.2) содержит дешифратор 22, имеющий три группы входов, генератор 23 тактовых сигналов, кольцевой счетчик 24 и набор логических схем 25, выходы которых образуют первую и вторую группы выходов генератора 4 управляющих сигналов. Вход сброса кольцевого счетчика является входом сброса генератора 4 управляющих сигналов. The control signal generator 4 (first option) (Fig. 2) contains a decoder 22 having three groups of inputs, a clock signal generator 23, a ring counter 24 and a set of logic circuits 25, the outputs of which form the first and second groups of outputs of the control signal generator 4. The reset input of the ring counter is the reset input of the generator 4 control signals.

Генератор 4 управляющих сигналов (второй вариант) (фиг.3) содержи блок 26 микропрограммного управления, имеющий три группы входов 27, блок 28 постоянной памяти, первая 29 и вторая 30 группы выходов которого образуют соответствующие группы выходов генератора 4 управляющих сигналов, и генератор 31 тактовых сигналов. При этом вход 32 сброса генератора 4 управляющих сигналов связан с входом установки начального состояния блока 26 микропрограммного управления. Последний может быть реализован на микросхеме К589ИКО1, а блок 28 постоянной памяти на микросхемах серии К556. The control signal generator 4 (second option) (Fig. 3) contains a firmware control unit 26 having three groups of inputs 27, a permanent memory unit 28, the first 29 and second 30 of which output groups form the corresponding output groups of the control signal generator 4, and a generator 31 clock signals. In this case, the input 32 of the reset of the generator 4 of the control signals is connected to the input of the initial state of the block 26 of the firmware control. The latter can be implemented on the chip K589IKO1, and the block 28 of permanent memory on the chip series K556.

Все остальные блоки предлагаемого устройства являются стандартными и легко реализуются на интегральных микросхемах, например, серии К555. All other blocks of the proposed device are standard and are easily implemented on integrated circuits, for example, K555 series.

Устройство обеспечивает управление вычислительным процессом в соответствии с многоуровневой программой, размещаемой в блоке 2 памяти. Такая программа содержит блоки команд различных уровней. Команды каждого уровня могут быть операционными или управляющими. Операционной команде соответствует какая-либо арифметическая или логическая операция, а управляющей соответствует одна из возможных программных структур (фиг.4,5,6). В поле кода операции указываетcя один из пяти возможных типов команд: операционная команда ОРС, команда следование SEQ (см.фиг.4), команда ветвления IF (см.фиг.5), команда цикла LOOP (см.фиг.6), команда конца END. В поле адреса управляющих команд указывается один (SEQ и LOOP) или два (IF) адреса начала блоков на следующем, более низком, уровне. The device provides control of the computing process in accordance with a multi-level program located in block 2 of the memory. Such a program contains blocks of commands of various levels. Teams of each level can be operational or control. The operation team corresponds to any arithmetic or logical operation, and the control team corresponds to one of the possible program structures (Figs. 4,5,6). One of the five possible types of commands is indicated in the operation code field: OPC operation command, SEQ follow command (see figure 4), IF branch command (see figure 5), LOOP cycle command (see figure 6), command end of end. In the address field of the control commands, one (SEQ and LOOP) or two (IF) addresses of the beginning of blocks at the next lower level are indicated.

Устройство работает в соответствии с граф-схемой (фиг.7). The device operates in accordance with the graph diagram (Fig. 7).

После подачи сигнала "Сброс", поступающего на вход 14 установки начального состояния устройства, счетчик 5 уровня программы устанавливается в состояние n, где n количество уровней. Работа мультиплексора 16 запрещена. Кроме того, устанавливается начальное состояние генератора 4 управляющих сигналов. Фронтом сигнала "Сброс" нулевое состояние с выходов мультиплексора 16 записывается в блок памяти 15 по адресу n, (т.е. на n-уровне устанавливается нулевой адрес команды). After the signal "Reset" is received, input 14 of the initial state of the device, the counter 5 of the program level is set to state n, where n is the number of levels. The operation of the multiplexer 16 is prohibited. In addition, the initial state of the generator 4 control signals is set. By the front of the "Reset" signal, the zero state from the outputs of the multiplexer 16 is recorded in the memory block 15 at address n (i.e., the command address is set to n-level).

После снятия сигнала "Сброс" генератор 4 управляющих сигналов на линии 9 второй группы выходов формирует импульс. Благодаря этому будет выполнена микрооперация 40 "Переслать в регистр адреса 1 содержимое из i-й ячейки второго блока памяти 15", поскольку выход второго блока памяти 15 соединен со второй группой информационных входов регистра адреcа 1. Следовательно, в начальный момент в регистр адреса 1 будет записан адрес команды n-го уровня. Каждая микрооперация граф-схемы (фиг. 7) для большей наглядности помечена номерами соответствующих разрядов второй группы выходов генератора 4 управляющих сигналов. Затем генератор 4 управляющих сигналов сделает следующий шаг: 41 "Читать код операции из первого блока памяти 2 в регистр команд 3". При этом генерируются импульсы на выходах 10 и 11 генератора 4 управляющих сигналов. Первый поступает на вход разрешения чтения блока памяти 2, а второй на вход разрешения записи регистра 3 команд. Этим обеспечивается выборка кода операции (КОП) команды из блока 2 памяти и запись его в регистр 3 команд. При первом проходе после сброса в регистре 3 команд будет записан код первой команды n-го уровня. After removing the signal "Reset", the generator 4 of the control signals on line 9 of the second group of outputs generates a pulse. Due to this, microoperation 40 "Transfer contents from the i-th cell of the second memory block 15" to the address register 1 will be performed, since the output of the second memory block 15 is connected to the second group of information inputs of address register 1. Therefore, at the initial moment, the address register 1 will have the address of the n-level command is recorded. Each microoperation of the graph scheme (Fig. 7) for greater clarity is marked with the numbers of the corresponding bits of the second group of outputs of the generator 4 control signals. Then, the control signal generator 4 will take the next step: 41 "Read the operation code from the first memory block 2 into the instruction register 3". In this case, pulses are generated at the outputs 10 and 11 of the generator 4 of the control signals. The first goes to the read permission input of memory block 2, and the second goes to the write permission input of register 3 commands. This ensures the selection of the operation code (CPC) of the command from block 2 of the memory and writing it to the register of 3 teams. At the first pass after a reset, 3 teams will register the code of the first command of the nth level.

Далее выполняется микрооперация 42 "Инкрементировать на 1 i-ю ячейку второго блока памяти 15". Это действие обеспечивается импульсами на выходах 19 и 20 генератора 4 управляющих сигналов. С помощью сумматора 17 содержимое регистра адреса 1 складывается с содержимым третьего поля микроопераций генератора 4 управляющих сигналов, где в этот момент установлен код 1, и сумма поступает на второй информационный вход мультиплексора 16, который выбирается импульсом на выходе 20 генератора 4 управляющих сигналов. По импульсу на выходе 19 генератора 4 управляющих сигналов, поступающему через элемент ИЛИ 18 на вход управления записью-чтением второго блока памяти 15, данные с выхода мультиплексора 16 записываются в i-ю ячейку второго блока памяти 15. Next, microoperation 42 "Increment by 1 i-th cell of the second memory block 15" is performed. This action is provided by pulses at the outputs 19 and 20 of the generator 4 of the control signals. Using the adder 17, the contents of the address register 1 are added to the contents of the third field of microoperations of the control signal generator 4, where code 1 is set at this moment, and the sum goes to the second information input of the multiplexer 16, which is selected by the pulse at the output 20 of the control signal generator 4. According to the pulse at the output 19 of the generator 4 of the control signals supplied through the OR element 18 to the write-read control of the second memory block 15, data from the output of the multiplexer 16 is recorded in the i-th cell of the second memory block 15.

Дальнейшие операции зависят от типа команды. Вначале производится проверка 4к3 "Команда ОРС?". Эта проверка реализуется логикой генератора 4 управляющих сигналов путем сравнения кода операции команды, поступающего с выхода регистра команд 3 на вход кода операций генератора 4 управляющих сигналов, с известным кодом операционной команды ОРС. Если сравнение дает положительный результат, то выполняется микрооперация 44 "Исполнить команду". При этом генератор 4 управляющих сигналов генерирует сигналы первой, второй и третьей группы выходов, чем обеспечивается считывание адресной части команды, выборка из блока памяти 2 операнда адресованного командой, и выполнение команды в операционном устройстве. После этого генератор 4 управляющих сигналов обеспечивает повторение микрооперации, начиная с блока 40. Further operations depend on the type of command. First, a 4k3 check is performed, “OPC Team?”. This check is implemented by the logic of the control signal generator 4 by comparing the command operation code coming from the output of the command register 3 to the input of the operation code of the control signal generator 4 with the known OPC operating command code. If the comparison gives a positive result, then microoperation 44 "Execute the command" is performed. In this case, the generator 4 of the control signals generates signals of the first, second and third groups of outputs, which ensures reading the address part of the command, selecting from the memory block 2 the operand addressed by the command, and executing the command in the operating device. After that, the generator 4 control signals provides a repetition of microoperation, starting with block 40.

Если же код операции не совпадает с кодом операционной команды ОРС, то выполняется проверка 45 "Команда SEQ". Если результат проверки положительный, то выполняются микрооперации 46 "Читать адрес блока команд" аналогично последовательности микроопераций 40 и 41 и далее 47 "Инкрементировать на 1 i-ю ячейку второго блока памяти 15" аналогично микрооперации 42. После этого выполняется микрооперация 48 "i 0". Эта микрооперация выполняется логикой генератора 4 управляющих сигналов путем сравнения кода текущего уровня, поступающего с выходов счетчика 5 уровня программы на входы уровня программы генератора 4 управляющих сигналов, с нулевым кодом. Если результат сравнения проверки 48 поло- жительный, то выполняется микрооперация 49 "Индицировать "Ошибка", генератор 4 управляющих сигналов выставляет соответствующий уровень на выходе "Ошибка" 21 и устройство переходит в состояние "Останов". Если результат сравнения отрицательный, т.е. уровень программы не нулевой, реализуется понижение уровня программы. Это обеспечивается микрооперацией 50 "Декрементировать на 1 счетчик уровня 5". При этом генератор 4 управляющих сигналов формирует импульс на линии 13 второй группы выходов, поступающий на вход вычитания единицы счетчика 5 уровня программы. После этого выполняется микрооперация 51 "Занести в i-ю ячейку второго блока памяти адрес блока команд". Адрес блока команд, поступающий на вход данных второго блока памяти 15 из регистра команд 3 через первый информационный вход мультиплексора 16, записывается импульсом, сформированным генератором 4 управляющих сигналов на линии второй группы выходов 19, поступающий через элемент ИЛИ 18 на вход разрешения чтения-записи второго блока памяти 15. После этого генератор 4 управляющих сигналов обеспечивает повторение микроопераций, начиная с блока 40. If the operation code does not match the code of the OPC operating command, then check 45 "SEQ Command" is performed. If the test result is positive, then microoperations 46 "Read the address of the command block" are performed similarly to the sequence of microoperations 40 and 41 and then 47 "Increment by 1 i-th cell of the second memory block 15" is similar to microoperation 42. After that, microoperation 48 "i 0" is performed . This micro operation is performed by the logic of the generator 4 control signals by comparing the code of the current level coming from the outputs of the counter 5 of the program level to the inputs of the program level of the generator 4 control signals with a zero code. If the result of the comparison of test 48 is positive, then the micro-operation 49 “Indicate“ Error ”is performed, the generator 4 of the control signals sets the corresponding level at the output“ Error ”21 and the device switches to the“ Stop ”state. If the comparison result is negative, i.e. the program level is not zero, the program level is lowered. This is ensured by micro-operation 50 "Decrease by 1 level 5 counter. At the same time, the generator 4 of the control signals generates an impulse on line 13 of the second group of outputs supplied to After subtracting the counter unit of program level 5. After this, microoperation 51 “Enter the address of the instruction block into the i-th cell of the second memory block.” The address of the instruction block received by the data input of the second memory block 15 from the command register 3 through the first information input of the multiplexer 16 is recorded by a pulse generated by the generator 4 of the control signals on the line of the second group of outputs 19, which is transmitted through the OR element 18 to the read-write permission input of the second memory block 15. After that, the generator 4 of the control signals provides Repeats microoperations starting at block 40.

Если проверка 45 дала отрицательный результат, выполняется микрооперация 52 "Команда IF?". Если результат проверки положительный, то выполняется проверка условия CN ветвления 53 "CN1". Эта проверка реализуется логикой генератора 4 управляющих сигналов путем сравнения заданного кода условия CN с истинным значением, поступающим по входу 6 логических условий. Если результат сравнения положительный, то выполняются микрооперации 56, 57 аналогично выполнению микроопераций 46 и 42 соответственно, иначе микрооперации 54, 55 и 47 аналогично выполнению микроопераций 42, 46 и 42 соответственно. Далее, если нет ошибки, после выполнения микроопераций 48, 50 и 51, описанных выше, начинается очередной цикл управления. If check 45 yields a negative result, microoperation 52 "IF command?" Is performed. If the test result is positive, then the condition CN of the branch 53 "CN1" is checked. This check is implemented by the logic of the generator 4 control signals by comparing the specified condition code CN with the true value received at the input 6 of the logical conditions. If the comparison result is positive, then microoperations 56, 57 are performed similarly to performing microoperations 46 and 42, respectively; otherwise, microoperations 54, 55 and 47 are analogous to performing microoperations 42, 46 and 42, respectively. Further, if there is no error, after performing the micro-operations 48, 50 and 51 described above, the next control cycle begins.

Если проверка 52 дала отрицательный результат, выполняется микрооперация 58 "Команда LOOP?". Если результат проверки положительный, то выполняется проверка условия зацикливания 59 "CN 1?" аналогично проверке 53, описанной выше. Если результат проверки положительный, то выполняются микрооперации 61, 62 аналогично выполнению микроопераций 46 и 42 соответственно, иначе микрооперация 60 аналогична выполнению микрооперации 42. Далее после выполнения микроопераций 48, 50 и 51, описанных выше, начинается очередной цикл управления. If check 52 yields a negative result, microoperation 58 "LOOP command?" Is performed. If the test result is positive, then the loop condition test 59 "CN 1?" similar to test 53 described above. If the test result is positive, then micro-operations 61, 62 are performed similarly to performing micro-operations 46 and 42, respectively, otherwise micro-operation 60 is similar to performing micro-operation 42. Then, after performing the micro-operations 48, 50 and 51 described above, the next control cycle begins.

Если код операции не совпадает с кодами команд ОРС, SEQ, IF и LOOP (проверки 43, 45, 52, 58), значит, в регистре команд 3 зафиксирована команда END. Тогда выполняется проверка 42 "i n?". Если результат отрицательный, то это означает, что закончилась последовательность команд i-го уровня и необходимо перейти на более высокий программный уровень. В этом случае выполняется микрооперация 64 "Инкрементировать на 1 счетчик уровня 5". Генератор 4 управляющих сигналов в этом случае генерирует импульс на линии 12, который поступает на вход прибавления единицы счетчика 5 уровня программы и увеличивает его содержимое на единицу, обеспечивая переход на более высокий уровень. Если же проверка 63 дает положительный результат, то это означает, что закончена программа наивысшего уровня. В этом случае в генераторе 4 управляющих сигналов происходит блокирование всех выходных импульсов и устройство переходит в состояние "Останов". If the operation code does not match the codes of the OPC, SEQ, IF, and LOOP commands (checks 43, 45, 52, 58), then the END command is recorded in the command register 3. Then check 42 "i n?" Is performed. If the result is negative, then this means that the sequence of commands of the i-th level has ended and it is necessary to go to a higher program level. In this case, microoperation 64 "Increment by 1 level 5 counter" is performed. The control signal generator 4 in this case generates a pulse on line 12, which is fed to the input of adding a counter unit 5 of the program level and increases its content by one, providing a transition to a higher level. If test 63 gives a positive result, then this means that the highest level program has been completed. In this case, in the generator 4 of the control signals, all output pulses are blocked and the device goes into the "Stop" state.

Рассматривая циклическую граф-схему работы устройства (см.фиг.7), легко убедиться в том, что запущенная с уровня n программа в зависимости от вложенности за счет управляющих команд может последовательно понижать свой уровень, вплоть до уровня 0. На каждом уровне могут исполняться соответствующие блоки команд. По окончании очередного блока команд i-го уровня (команда END) происходит возврат к (i+1)-му программному уровню и т.д. до тех пор пока не будет обнаружена команда ЕND n-го уровня. На этом выполнение многоуровневой программы заканчивается. Considering the cyclic graph-diagram of the operation of the device (see Fig. 7), it is easy to verify that a program launched from level n, depending on nesting, can sequentially lower its level, up to level 0, due to control commands. At each level, they can be executed corresponding command blocks. At the end of the next block of commands of the i-th level (END command), there is a return to the (i + 1) -th program level, etc. until the n-th level END command is detected. This completes the execution of a multi-level program.

Claims

A control device comprising an address register, a first memory block, an instruction register, a control signal generator, a program level counter, wherein the outputs of the instruction register are connected to the first group of information inputs of the address register, the output of which is connected to the address input of the first memory block, the output of which is connected to the information the input of the command register, the output of which is also connected to the input of the operation code of the generator of control signals, the input of the logical conditions of the device is connected to the input of the logical conditions of the generator directional signals, the output of the first field of microoperations of the device, from the first to sixth outputs of the second field of microoperations of the control signal generator are connected respectively to the first and second inputs of the address register synchronization, with the permission input to read the first memory block, the input of the command register synchronization, the addition and subtraction of the counter unit the program level, the output of which is connected to the input of the program level of the control signal generator, the reset input of which is shared with the input of the level meter setting The program is connected to the input of the initial installation of the device, characterized in that a second memory block, a multiplexer, an adder and an OR element are inserted into it, the output of which is connected to the write-read control input of the second memory block, the output of which is connected to the second group of information inputs of the address register, the address input with the output of the program level counter, and the data input with the output of the multiplexer, the first information input of which is connected to the output of the command register, and the second information input to the output of the adder, the first input to The second one is connected to the output of the third field by the micro-operation of the control signal generator, and the second to the output of the address register, in addition, the input of the initial installation of the device is connected to the resolution input of the multiplexer and the first input of the OR element, the second input of which and the control input of the multiplexer are connected to the seventh and eighth outputs, respectively the second field of microoperations of the control signal generator, the “Error” output of which is the device error output.