Claims (9)
1. Дифференциальный усилитель с отрицательной обратной связью по синфазному сигналу, содержащий входной параллельно-балансный каскад (1), общая эмиттерная цепь (2) которого соединена с выходом (3) первого токового зеркала (4), первый (5) и второй (6) двухполюсники нагрузки, подключенные к первому (7) и второму (8) выходам входного параллельно-балансного каскада (1) и базам первого (9) и второго (10) выходных транзисторов, первый согласующий резистор (11), включенный между эмиттером первого выходного транзистора (9) и входом (12) первого токового зеркала (4), второй согласующий резистор (13), первый вывод которого связан с эмиттером второго (10) выходного транзистора, отличающийся тем, что в схему введено второе токовое зеркало (14), выход которого (15) подключен к общей эмиттерной цепи (2) входного параллельно-балансного каскада (1), а вход (16) соединен со вторым выводом второго (13) согласующего резистора (фиг.2).1. A differential amplifier with negative common-mode feedback, comprising an input parallel-balanced stage (1), the common emitter circuit (2) of which is connected to the output (3) of the first current mirror (4), the first (5) and second (6 ) two-pole load connected to the first (7) and second (8) outputs of the input parallel-balanced stage (1) and the bases of the first (9) and second (10) output transistors, the first terminating resistor (11) connected between the emitter of the first output transistor (9) and input (12) of the first current mirror (4), in A second terminating resistor (13), the first output of which is connected to the emitter of the second (10) output transistor, characterized in that a second current mirror (14) is introduced into the circuit, the output of which (15) is connected to a common emitter circuit (2) of the input parallel balance stage (1), and the input (16) is connected to the second output of the second (13) matching resistor (figure 2).
2. Устройство по п.1, отличающееся тем, что в качестве основных противофазных потенциальных выходов используются входы (12) и (16) первого (4) и второго (14) токовых зеркал (фиг.2).2. The device according to claim 1, characterized in that the inputs (12) and (16) of the first (4) and second (14) current mirrors (FIG. 2) are used as the main antiphase potential outputs.
3. Устройство по п.1, отличающееся тем, что в качестве вспомогательных противофазных потенциальных выходов используются эмиттеры первого (9) и второго (10) выходных транзисторов (фиг.2).3. The device according to claim 1, characterized in that the emitters of the first (9) and second (10) output transistors are used as auxiliary antiphase potential outputs (figure 2).
4. Устройство по п.1, отличающееся тем, что в качестве первой группы дополнительных противофазных выходов используются коллектор первого выходного транзистора (9) и вход (16) второго (14) токового зеркала (фиг.2).4. The device according to claim 1, characterized in that the collector of the first output transistor (9) and the input (16) of the second (14) current mirror (FIG. 2) are used as the first group of additional antiphase outputs.
5. Устройство по п.1, отличающееся тем, что в качестве второй группы дополнительных противофазных выходов используются коллектор второго выходного транзистора (10) и вход (12) первого токового зеркала (4) (фиг.2).5. The device according to claim 1, characterized in that the collector of the second output transistor (10) and the input (12) of the first current mirror (4) are used as the second group of additional antiphase outputs (figure 2).
6. Устройство по п.4, отличающееся тем, что коллектор первого выходного транзистора (9) соединен со входом первого дополнительного токового зеркала (17), а вход (16) второго токового зеркала (4) подключен к базе первого дополнительного транзистора (18), причем выход первого дополнительного токового зеркала (17) соединен с коллектором первого дополнительного транзистора (18) и выходом (19) дифференциального усилителя (фиг.3).6. The device according to claim 4, characterized in that the collector of the first output transistor (9) is connected to the input of the first additional current mirror (17), and the input (16) of the second current mirror (4) is connected to the base of the first additional transistor (18) moreover, the output of the first additional current mirror (17) is connected to the collector of the first additional transistor (18) and the output (19) of the differential amplifier (figure 3).
7. Устройство по п.2, отличающееся тем, что вход (12) первого (4) токового зеркала связан с базой первого (20) вспомогательного транзистора, вход (16) второго (14) токового зеркала подключен к базе второго вспомогательного транзистора (21), коллектор первого (20) вспомогательного транзистора соединен со входом второго (22) дополнительного токового зеркала, выход которого связан с коллектором второго (21) вспомогательного транзистора и выходом (23) дифференциального усилителя (фиг.4).7. The device according to claim 2, characterized in that the input (12) of the first (4) current mirror is connected to the base of the first (20) auxiliary transistor, the input (16) of the second (14) current mirror is connected to the base of the second auxiliary transistor (21 ), the collector of the first (20) auxiliary transistor is connected to the input of the second (22) additional current mirror, the output of which is connected to the collector of the second (21) auxiliary transistor and the output (23) of the differential amplifier (Fig. 4).
8. Устройство по п.5, отличающееся тем, что коллектор второго выходного транзистора (10) соединен со входом третьего (24) дополнительного токового зеркала, а вход (12) первого токового зеркала (4) подключен к базе третьего (25) вспомогательного транзистора, причем выход третьего (24) дополнительного токового зеркала соединен с коллектором третьего (25) вспомогательного транзистора и выходом (26) дифференциального усилителя (фиг.5).8. The device according to claim 5, characterized in that the collector of the second output transistor (10) is connected to the input of the third (24) additional current mirror, and the input (12) of the first current mirror (4) is connected to the base of the third (25) auxiliary transistor moreover, the output of the third (24) additional current mirror is connected to the collector of the third (25) auxiliary transistor and the output (26) of the differential amplifier (Fig. 5).
9. Устройство по п.8, отличающееся тем, что в схему введено четвертое дополнительное токовое зеркало (27), четвертый (28) и пятый (29) вспомогательные транзисторы, причем выход четвертого дополнительного токового зеркала (27) соединен с выходом (26) дифференциального усилителя и выходом третьего (24) дополнительного токового зеркала, эмиттер четвертого дополнительного транзистора (28) соединен с базой пятого дополнительного транзистора (29) и эмиттером второго (10) выходного транзистора, база четвертого дополнительного транзистора (28) подключена к эмиттеру пятого (29) дополнительного транзистора и эмиттеру первого (9) выходного транзистора, а коллектор пятого (29) дополнительного транзистора соединен со входом четвертого (27) токового зеркала (фиг.5).9. The device according to claim 8, characterized in that the fourth additional current mirror (27), the fourth (28) and fifth (29) auxiliary transistors are introduced into the circuit, the output of the fourth additional current mirror (27) connected to the output (26) differential amplifier and the output of the third (24) additional current mirror, the emitter of the fourth additional transistor (28) is connected to the base of the fifth additional transistor (29) and the emitter of the second (10) output transistor, the base of the fourth additional transistor (28) is connected to the emi ters of the fifth (29) of the additional transistor and the emitter of the first (9) of the output transistor and the collector of the fifth (29) of the additional transistor is connected to the input of the fourth (27) current mirror (5).