RU2006941C1

RU2006941C1 - Device for image processing

Info

Publication number: RU2006941C1
Authority: RU
Inventors: В.И. Абрамов; Я.Ю. Гозман; Л.В. Максимов; В.Н. Михайлов; С.П. Плюта
Original assignee: Научно-исследовательский институт промышленного телевидения "Растр"
Priority date: 1990-05-17
Filing date: 1990-05-17
Publication date: 1994-01-30

Abstract

FIELD: digital processing of TV information. SUBSTANCE: device has video signal detector 1, synchronization device 2, video signal converter 3, table look-up 4, commutator 5 having information input 6, arithmetic-logic unit 7, memory unit 8, microprogram control unit 9, commutator 10, table look-up 11, full TV signal generator 12, video control unit 13, selection unit 14, edge and zone signal generator 15. EFFECT: increased functional capabilities due to increased number of processing possibilities including possibility to process image parts. 5 dwg

Description

Изобретение относится к системам цифровой обработки телевизионной информации, в частности к устройствам автоматического анализа изображений. The invention relates to digital processing systems for television information, in particular to automatic image analysis devices.

Известно устройство для обработки сигналов изображения [1] , которое содержит синхрогенератор, датчик сигналов изображения, видеоконтрольный блок, цифроаналоговый преобразователь, первый и второй блоки нормализации сигнала изображения, первый и второй блоки сопряжения, блок управления и вычисления. A device for processing image signals [1], which contains a clock generator, an image signal sensor, a video control unit, a digital-to-analog converter, the first and second image signal normalization blocks, the first and second interface blocks, a control and calculation unit.

Недостаток известного устройства - узкие функциональные возможности по обработке изображений. A disadvantage of the known device is the narrow functionality for image processing.

Наиболее близкой по технической сущности к заявляемой является, система анализа изображения [2] , которая содержит соединенные последовательно телевизионную камеру, аналого-цифровой преобразователь, входную просмотровую таблицу, к выходу которой подключен блок памяти, соединенные последовательно от блока памяти выходную просмотровую таблицу, цифроаналоговый преобразователь и мониторы, а также арифметико-логическое устройтво, соединенное микропрограммным контроллером, а через магистральную шину блоком адресов, блоком памяти и контроллером интерфейса, который вязан с дисковой памятью и пультом управления. Closest to the technical nature of the claimed is the image analysis system [2], which contains a television camera connected in series, an analog-to-digital converter, an input look-up table, to the output of which a memory unit is connected, an output look-up table connected in series from a memory unit, a digital-to-analog converter and monitors, as well as an arithmetic-logic device connected by a microprogram controller, and via a bus line an address block, a memory block and a control interface controller, which is associated with a disk memory and a control panel.

Недостаток прототипа - отсутствие возможности выбора и обеспечения или исключения выполнения того или иного процесса обработки в реальном масштабе времени видеосигналов объектов или их фрагментов, выбранных для анализа из совокупности объектов, находящихся в поле зрения телевизионной камеры. The disadvantage of the prototype is the lack of the ability to select and ensure or exclude the execution of a particular processing process in real time of the video signals of objects or their fragments selected for analysis from a set of objects in the field of view of a television camera.

Цель изобретения - расширение функциональных возможностей за чет увеличения количества вариантов обработки, в том числе фрагментов изображений. The purpose of the invention is the expansion of functionality by increasing the number of processing options, including fragments of images.

Цель достигается тем, что в систему, содержащую соединенные последовательно датчик видеосигнала, преобразователь видеосигнала и табличный процессор, арифметико-логический блок, соединенный с блоком памяти и блоком управления, второй выход которого соединен с вторыми входами преобразователя видеосигналов и табличного процессора, второй табличный процессор, первым и вторым входами соединенный с выходом арифметико-логического блока и третьим выходом блока управления, четвертый выход которого соединен с вторым входом блока памяти, формирователь, вход которого соединен с третьим выходом блока управления, а выход - с входом видеоконтрольного блока, и синхронизатор, соединенный с выходом датчика видеосигнала и входом синхронизации блока управления, введены последовательно соединенные формирователь сигнала, блок селекции и первый коммутатор, второй, третий и четвертый входы которого соединены с вторым выходом блока управления, с выходом преобразователя видеосигнала, с выходом табличного процессора, а выход - с входом арифметико-логического блока, а также второй коммутатор, первый, второй, третий и четвертый входы которого соединены с выходом блока селекции, выходом второго табличного процессора, третьим выходом блока управления и выходом арифметико-логического блока, а выход - с вторым входом формирователя, третий вход которого соединен с выходом формирователя сигнала, вход-выход которого соединен с блоком управления, другой выход-вход которого соединен с блоком селекции, второй вход которого соединен с вторым выходом второго табличного процессора. The goal is achieved in that in a system containing a video signal sensor connected in series, a video signal converter and a table processor, an arithmetic-logic unit connected to a memory block and a control unit, the second output of which is connected to the second inputs of the video signal converter and the table processor, the second table processor, the first and second inputs connected to the output of the arithmetic logic unit and the third output of the control unit, the fourth output of which is connected to the second input of the memory unit, forms A switcher, the input of which is connected to the third output of the control unit, and the output - to the input of the video control unit, and a synchronizer connected to the output of the video signal sensor and the synchronization input of the control unit, series-connected signal driver, selection unit and the first switch, the second, third and fourth the inputs of which are connected to the second output of the control unit, with the output of the video signal converter, with the output of the table processor, and the output with the input of the arithmetic-logical unit, as well as the second commutator p, the first, second, third and fourth inputs of which are connected to the output of the selection block, the output of the second tabular processor, the third output of the control unit and the output of the arithmetic-logical unit, and the output - with the second input of the driver, the third input of which is connected to the output of the signal conditioner, the input-output of which is connected to the control unit, the other output-input of which is connected to the selection unit, the second input of which is connected to the second output of the second table processor.

Цель достигается и тем, что первый и второй коммутаторы каждый содержит дешифратор, к первым выходам которого подключены ключи, а к вторым выходам - элементы ИЛИ, выходы которых подключены к вторым входам отдельных групп ключей, выходы которых соединены с управляющими входами шинных формирователей, информационные входы и выходы которых соединены с соответствующими входами и объединенным выходом коммутатора. The goal is achieved by the fact that the first and second switches each contain a decoder, the keys are connected to the first outputs, and OR elements are connected to the second outputs, the outputs of which are connected to the second inputs of separate key groups, the outputs of which are connected to the control inputs of the bus drivers, information inputs and the outputs of which are connected to the corresponding inputs and the combined output of the switch.

Сопоставительный анализ с прототипом показывает, что заявляемая система отличается наличием совокупности новых блоков: первого и второго коммутаторов, блока селекции, формирователя сигналов и связей этих блоков, а также структурой коммутаторов. В связи с этим заявляемая система соответствует критерию изобретения "новизна". Comparative analysis with the prototype shows that the claimed system is characterized by the presence of a set of new blocks: the first and second switches, the selection block, the signal shaper and the links of these blocks, as well as the structure of the switches. In this regard, the claimed system meets the criteria of the invention of "novelty."

При изучении других известных технических решений в данной области техники признаки в своей совокупности, отличающие изобретение от прототипа, не выявлены, поэтому обеспечивают заявляемому техническому решению соответствие критерию "существенные отличия". When studying other well-known technical solutions in this technical field, the features that together distinguish the invention from the prototype are not identified, therefore, provide the claimed technical solution according to the criterion of "significant differences".

На фиг. 1 изображена структурная схема системы; на фиг. 2 - структурная схема коммутатора; на фиг. 3 - структурная схема блока микропрограммного управления; фиг. 4 и 5 - алгоритм работы системы. In FIG. 1 shows a block diagram of a system; in FIG. 2 is a block diagram of a switch; in FIG. 3 is a block diagram of a microprogram control unit; FIG. 4 and 5 - the algorithm of the system.

Система для обработки изображений содержит датчик 1 видеосигнала, синхронизатор 2, преобразователь 3 видеосигнала, табличный процессор 4, коммутатор 5 с информационным входом 6 связи с внешними устройствами, арифметико-логический блок 7, блок 8 памяти, блок 9 микропрограммного управления, коммутатор входом 6, табличный процессор 11, формирователь 12 полного телевизионного сигнала, видеоконтрольный блок 13, блок 14 селекции, формирователь 15 сигнала контура и зоны анализа. The image processing system comprises a video signal sensor 1, a synchronizer 2, a video signal converter 3, a table processor 4, a switch 5 with an information input 6 for communication with external devices, an arithmetic-logical unit 7, a memory unit 8, a microprogram control unit 9, an input switch 6, a table processor 11, a shaper 12 of the full television signal, a video monitoring unit 13, a selection block 14, a shaper 15 of the loop signal and the analysis zone.

В качестве датчика 1 видеосигнала может быть использована передающая телевизионная камеры любого типа. Синхронизатор 2 обеспечивает систему сигналами тактовой частоты и синхронизации. Он содержит селектор сигналов синхронизации из полного телевизионного сигнала, который связан с входами узла формирования сигнала тактовой частоты и узла формирования сигнала синхронизации. Вход селектора является входом, а выходы формирователей - выходами синхронизатора. As the sensor 1 of the video signal can be used transmitting television cameras of any type. Synchronizer 2 provides the system with clock and synchronization signals. It contains a synchronization signal selector from a full television signal, which is connected to the inputs of the clock signal generating section and the synchronization signal generating section. The input of the selector is the input, and the outputs of the shapers are the outputs of the synchronizer.

Преобразователь 3 видеосигнала предназначен для нормирования амплитудных характеристик входного видеосигнала и преобразования видеосигнала в цифровой код. Он содержит включенные последовательно между входом и выходом преобразователя узел замеса уровня черного, узел регулировки размаха видеосигнала, усилитель, аналого-цифровой преобразователь и выходной регистр, а также дешифратор адреса, выход которого соединен с программным параллельным интерфейсом, выходы которого соединены с всеми узлами преобразователя 3. The Converter 3 video signal is designed to normalize the amplitude characteristics of the input video signal and convert the video signal into a digital code. It contains a knot of black level connected in series between the input and output of the converter, a node for adjusting the video signal amplitude, an amplifier, an analog-to-digital converter, and an output register, as well as an address decoder whose output is connected to a parallel software interface, the outputs of which are connected to all converter nodes 3 .

Табличный процессор 4 обеспечивает поточечное амплитудное преобразование яркостного сигнала в цифровой форме табличным способом по программно-задаваемой характеристике преобразования. Он выполнен по известной схеме, содержит на входе блок интерфейса, соединенный выходами с оперативным запоминающим блоком, выход которого через регистр связан с выходами процессора, мультиплексором адреса, другой вход которого соединен через регистр данных с входом видеосигнала процессора и схемой управления режимами оперативного запоминающего блока. The table processor 4 provides a pointwise amplitude conversion of the luminance signal in digital form in a tabular manner according to a software-defined conversion characteristic. It is made according to the well-known scheme, it contains an interface block at the input connected by outputs to a random-access memory block, the output of which through the register is connected to the processor outputs, an address multiplexer, the other input of which is connected through the data register to the video signal input of the processor and the operational memory mode control circuit.

Коммутатор 5 обеспечивает возможность передавать видеосигнал, поступающий либо от преобразователя 3, либо от процессора 4, либо через вход 6 от внешнего устройства - датчика видеосигнала. Внешнее устройство подключается к входу 6 коммутатора, например, через буферный запоминающий блок (на фигурах не показан), считывание кодов информации из которого синхронизировано сигналами синхронизатора 2. The switch 5 provides the ability to transmit a video signal coming either from the converter 3, or from the processor 4, or through input 6 from an external device - a video signal sensor. An external device is connected to the input 6 of the switch, for example, through a buffer storage unit (not shown in the figures), the reading of information codes from which is synchronized by the signals of synchronizer 2.

Коммутатор 5 (фиг. 2) содержит дешифратор 16, ключи 17, 19, 21, шинные формирователи 18, 20, 22, элементы ИЛИ 23 и 24, выход и входы (обозначены цифрами блоков, с выходами и входом которых они связаны на фиг. 1). The switch 5 (Fig. 2) contains a decoder 16, keys 17, 19, 21, bus drivers 18, 20, 22, OR elements 23 and 24, the output and inputs (indicated by the numbers of the blocks with the outputs and input of which they are connected in FIG. 1).

Арифметико-логический блок 7 обеспечивает арифметические и логические операции над кодами, поступающими от коммутатора 5 и блока 8, а также мультиплексирование кодов результатов операций. Блок 7 выполнен на четырех арифметико-логических микросхемах типа КР531ТИП3, которые связаны входами и выходами со схемой ускоренного переноса на микросхеме типа КР531ИП4. Входы каждой микросхемы КР531ИП3 связаны с двумя восьмиразрядными шинами, которые являются входными-выходными со стороны блока 8 памяти и через шинные формирователи подключены к входу блока 7 со стороны коммутатора 5, а выходы микросхем объединены в общую 16-разрядную шину, к которой подключена схема выбора восьмиразрядного кода на микросхемах типа 555ИР23, выходы которых являются выходом блока 7. Входы управления всех узлов блока 7, кроме схемы ускоренного переноса, соединены с выходами дешифратора адреса. Arithmetic-logical unit 7 provides arithmetic and logical operations on the codes coming from the switch 5 and unit 8, as well as multiplexing codes of the results of operations. Block 7 is made on four arithmetic-logic circuits of the type KR531TIP3, which are connected by inputs and outputs with an accelerated transfer circuit on a chip of the type KR531IPIP4. The inputs of each KR531IP3 chip are connected to two eight-bit buses, which are input-output from the side of the memory unit 8 and are connected via bus shapers to the input of the block 7 from the side of the switch 5, and the outputs of the microcircuits are combined into a common 16-bit bus to which a selection circuit is connected an eight-bit code on type 555IR23 microcircuits, the outputs of which are the output of block 7. The control inputs of all nodes of block 7, except for the accelerated transfer circuit, are connected to the outputs of the address decoder.

Блок 9 микропрограммного управления (фиг. 3) содержит системную шину 25, с которой связаны через шины блоки 2, 3-5, 10-12, 14, 15 по фиг. 1, а также микроЭВМ 26 и блок 27 управления записью-считыванием, выходы которого соединены с входами арифметико-логического блока 7 и блока 8 памяти. Структура микроЭВМ 26 выполнена на основе БИС комплекта К1810. The microprogram control unit 9 (Fig. 3) contains a system bus 25, to which blocks 2, 3-5, 10-12, 14, 15 of FIG. 1, as well as a microcomputer 26 and a write-read control unit 27, the outputs of which are connected to the inputs of the arithmetic-logical unit 7 and the memory unit 8. The structure of the microcomputer 26 is made on the basis of the LSI kit K1810.

Коммутатор 10 обеспечивает переключение видеосигналов, поступающих или от блока 7, или от табличного процессора 11, или от входа 6 для внешних устройств. Структура его аналогична коммутатору на фиг. 2 ( цифры в скобках на фиг. 2 показывают номера блоков по фиг. 1, к которым подключены входы и выход коммутатора 10). The switch 10 provides the switching of video signals coming either from block 7, or from a table processor 11, or from input 6 for external devices. Its structure is similar to the switch in FIG. 2 (the numbers in brackets in Fig. 2 show the block numbers in Fig. 1, to which the inputs and output of the switch 10 are connected).

Табличный процессор 11 идентичен табличному процессору 4, но дополнительно формирует сигнал бинаризованного изображения. Узел бинаризации содержит коммутатор яркостного сигнала, выход которого соединен с входом оперативного запоминающего блока, выход которого является выходом бинаризированного сигнала табличного процессора, причем второй вход оперативного запоминающего блока и первый вход коммутатора соединены с дополнительными выходами интерфейса, а второй вход коммутатора - с выходом табличного процессора. The table processor 11 is identical to the table processor 4, but additionally generates a binarized image signal. The binarization node contains a luminance signal switch, the output of which is connected to the input of the random access memory, the output of which is the output of the binarized signal of the table processor, the second input of the random access memory and the first input of the switch connected to additional outputs of the interface, and the second input of the switch to the output of the table processor .

Формирователь 12 формирует полный телевизионный сигнал и преобразует его в аналоговую форму. Он содержит включенные последовательно между входом и выходом смеситель сигналов и цифроаналоговый преобразователь. Смеситель имеет дополнительные входы для сигнала рамки и других сигналов для формирования полного телевизионного сигнала. Shaper 12 generates a complete television signal and converts it into analog form. It contains a signal mixer and a digital-to-analog converter connected in series between the input and output. The mixer has additional inputs for the frame signal and other signals to form a complete television signal.

Блок 14 селекции решает задачу выделения изображений объектов из совокупности бинарных сигналов изображений объектов, наблюдаемых датчиком 1 и содержит первый и второй блоки памяти, блок выборки данных, блок сканирования, третий блок памяти, ключ, элемент И-НЕ, элемент НЕ, формирователь сигнала маски и элемент И, выход которого является выходом блока 14. Функции блока управления выполняет микроЭВМ 26 через шину связи между блоками 9 и 14. Кроме того, в структуру устройства добавлен дополнительный третий вход элемента И, который является входом блока 14, соединенным с выходом формирователь 15. The selection block 14 solves the problem of extracting images of objects from a set of binary signals of images of objects observed by the sensor 1 and contains the first and second memory blocks, a data sampling block, a scanning block, a third memory block, a key, an NAND element, a NOT element, a mask signal conditioner and the element And, the output of which is the output of block 14. The functions of the control unit are performed by the microcomputer 26 through the communication bus between the blocks 9 and 14. In addition, an additional third input of the element And, which is the input, is added to the device structure Lok 14 connected to the output of generator 15.

Формирователь 15 сигналов контура и зоны анализа обеспечивает формирование сигналов, например, рамки и зоны, которую она ограничивает, а также сигналов размеров и координат положения рамки на экране видеоконтрольного блока 13. Формирователь 15 содержит соединенные последовательно пульт управления, коммутатор сигналов счета, которые поступают от микроЭВМ блока 9, счетчики координат по Х и по У, счетчики развертки по Х и по У и триггерную схему для формирования сигнала рамки и зоны, два выхода которой являются выходами формирователя 15, а также подключенный к выходам счетчиков координат, коммутатор координат рамки, выход которого через буферный узел подключен к блоку 9 управления, и селектор адреса, связанный с пультом управления. Shaper 15 signals of the circuit and the analysis zone provides the formation of signals, for example, of the frame and the zone that it limits, as well as signals of sizes and position coordinates of the frame on the screen of the video control unit 13. Shaper 15 contains serially connected control panel, a switch of counting signals, which come from block 9 microcomputers, X and Y coordinate counters, X and Y coordinate sweep counters, and a trigger circuit for generating a frame and zone signal, the two outputs of which are the outputs of the driver 15, and connected to the outputs of the coordinate counters, a frame coordinate switch, the output of which through the buffer node is connected to the control unit 9, and an address selector associated with the control panel.

Система работает следующим образом. The system operates as follows.

Видеосигнал - полный телевизионный сигнал - с выхода датчика 1 поступает на входы синхронизатора 2 и преобразователя 3. Синхронизатор из видеосигнала селектирует строчный и кадровый синхроимпульсы и формирует совокупность синхронизирующих управляющих и тактовых сигналов синхронно выделенным синхроимпульсам. Преобразователь 3 аналоговый видеосигнадл датчика 1 нормирует по амплитуде, преобразует в цифровую форму и выделяет на своем выходе видеосигнал в виде восьмиразрядного параллельного двоичного кода. Двоичный код видеосигнала поступает на входы табличного процессора 4 и коммутатора 5. Процессор 4 преобразует поточечно амплитуду яркостного сигнала табличным способом по программе, заданной микроЭВМ блока 9. The video signal - a full television signal - from the output of the sensor 1 is fed to the inputs of the synchronizer 2 and the converter 3. The synchronizer from the video signal selects the horizontal and frame sync pulses and forms a set of synchronizing control and clock signals synchronously allocated clock pulses. Converter 3 analog video signal of the sensor 1 normalizes in amplitude, converts to digital form and selects the video signal in its output in the form of an eight-bit parallel binary code. The binary code of the video signal is fed to the inputs of the table processor 4 and switch 5. The processor 4 converts point-by-point the amplitude of the brightness signal in a tabular manner according to the program specified by the microcomputer of block 9.

Обработанный табличным процессором видеосигнал поступает на другой вход коммутатора 5. Состоянием коммутатора управляет код, поступающий на вход дешифратора 16 от микроЭВМ 26 блока 9 управления. Код дешифрируется и выделяет сигнал управления на входе ключа 17, если обработка видеосигнала табличным процессором 4 исключается, ключа 19, если эта обработка видеосигнала проводится, ключа 21, если видеосигнал поступает от внешнего устройства. Упомянутый сигнал управления от дешифратора 16 подготавливает один из ключей 17, 19, 21 к работе. На второй вход ключей через элементы ИЛИ 23 и 24 поступает либо бинарный сигнал от селектора 14, либо потенциал от дешифратора 16. The video signal processed by the tabular processor is fed to another input of the switch 5. The state of the switch is controlled by a code received at the input of the decoder 16 from the microcomputer 26 of the control unit 9. The code is decrypted and extracts the control signal at the input of the key 17, if the video signal processing by the table processor 4 is excluded, the key 19, if this video signal processing is performed, the key 21, if the video signal comes from an external device. The mentioned control signal from the decoder 16 prepares one of the keys 17, 19, 21 for work. The second input of the keys through the elements OR 23 and 24 receives either a binary signal from the selector 14, or the potential from the decoder 16.

В первом случае подготовленный к работе ключ открывается на время длительности бинарного сигнала наблюдаемых объектов, во втором - в течение времени, пока к дешифратору приложен соответствующий код от блока 9. Коммутации этих кодов во время передачи изображения телевизионного кадра может обеспечить передачу нескольких фрагментов. В этом случае последовательная передача фрагментов, например, от датчика 1 и через вход 6 коммутатора 5 вызывает отображение на экране видеоконтрольного блока 13 одновременно двух фрагментов изображений. Параметры, координаты и количество фрагментов задаются через микроЭВМ блока 9 управления. In the first case, the key prepared for operation is opened for the duration of the binary signal of the observed objects, in the second - during the time until the corresponding code from block 9 is applied to the decoder. Commutation of these codes during transmission of the image of the television frame can provide the transmission of several fragments. In this case, the sequential transfer of fragments, for example, from the sensor 1 and through the input 6 of the switch 5 causes the display of the video control unit 13 simultaneously two fragments of images. Parameters, coordinates and the number of fragments are set via the microcomputer of the control unit 9.

С выхода коммутатора 5 код видеосигнала поступает на вход арифметико-логического блока 7. Этот блок производит вычитание, сложение, логические операции, например, в процессе накопления зашумленных сигналов малоконтрастных изображений наблюдаемых объектов над кодами видеосигналов, которые поступают от коммутатора 5 и из блока 8 памяти, а также мультиплексирование 16-разрядного кода результата произведенных в блоке операций в восьмиразрядный код и выдачу его на выход блока 7. From the output of the switch 5, the video signal code is fed to the input of the arithmetic-logical unit 7. This unit performs subtraction, addition, logical operations, for example, in the process of accumulating noisy signals of low-contrast images of the observed objects over the video signal codes that come from the switch 5 and from the memory unit 8 as well as multiplexing the 16-bit code of the result produced in the block of operations into an eight-bit code and issuing it to the output of block 7.

Блок 8 памяти осуществляет пословную и побайтную запись, хранение и считывание массива 16-разрядных двоичных кодов яркости двух изображений размером 512 x 512 слов, сигналы которых поступают через блок 7. Операции записи и считывания кодов обеспечивают сигналы блока 27 управления записью-считыванием. The memory unit 8 performs the word and byte recording, storage and reading of an array of 16-bit binary brightness codes of two images 512 x 512 words in size, the signals of which are transmitted through the unit 7. The write and read operations of the codes provide the signals of the write-read control unit 27.

Работа всех блоков системы управляется кодами, которые формирует по программе обработки изображений микроЭВМ 26 блока 9 управления (фиг. 4 и 5). Код блока управления содержит адрес блока, которому направляется воздействие, и команду по управлению работой этого блока. Код адреса подготавливает конкретный блок для управления, а код команды обеспечивает проведение той или иной операции в блоке. Коды блока управления передаются по связям блока 9 с другими блоками системы через дешифраторы адреса. По связям блока 9 с другими блоками передаются также тактовые сигналы и сигналы синхронизации, которые формирует синхронизатор 2, они поступают через соответствующий вход блока 9. The operation of all blocks of the system is controlled by codes that are generated by the microcomputer image processing program 26 of the control unit 9 (Figs. 4 and 5). The control unit code contains the address of the unit to which the action is directed, and a command to control the operation of this unit. The address code prepares a specific block for control, and the command code provides for the execution of a particular operation in the block. Codes of the control unit are transmitted through the communications of block 9 with other blocks of the system through address decoders. The connections of block 9 with other blocks also transmit clock signals and synchronization signals, which are formed by synchronizer 2, they come through the corresponding input of block 9.

С выхода арифметико-логического блока 7 видеосигнал поступает на входы табличного процессора 11 и коммутатора 10. Табличный процессор 11 обеспечивает преобразование яркостного видеосигнала в цифровой форме табличным способом, формирование сигнала бинаризованного изображения номинального уровня. Обработанные коды видеосигнала поступают на другой вход коммутатора 10. Коммутатор 10 в зависимости от команды блока 9 управления обеспечивает передачу на свой выход видеосигнала, который поступает либо от арифметико-логического блока 7, либо от табличного процессора 11, либо через вход 6. Видеосигнал, поступающий от арифметико-логического блока непосредственно через коммутатор 10 табличным процессором 11 не обрабатывается. From the output of the arithmetic-logical unit 7, the video signal is supplied to the inputs of the table processor 11 and the switch 10. The table processor 11 provides the conversion of the luminance video signal in digital form in a tabular manner, generating a binarized image signal of a nominal level. The processed video signal codes are fed to another input of the switch 10. The switch 10, depending on the command of the control unit 9, provides a video signal to its output, which comes either from the arithmetic logic unit 7, or from the table processor 11, or through input 6. The video signal coming in from the arithmetic-logical unit directly through the switch 10, the table processor 11 is not processed.

Формирователь 12 из цифрового кода и других необходимых сигналов, поступающих от блока 9, формирует на своем выходе аналоговый полный телевизионный сигнал, который поступает в видеоконтрольное устройство 13 для визуального отображения обработанного телевизионного изображения. Shaper 12 from a digital code and other necessary signals from block 9, generates at its output an analog full television signal, which is fed to a video monitoring device 13 for visual display of the processed television image.

Бинарный сигнал изображения с выхода табличного процессора 11 поступает на вход блока 14 селекции. Под управлением микроЭВМ блок 14 выделяет бинарные сигналы объектов из совокупности тактовых в поле зрения датчика 1 видеосигналов. Бинарные видеосигналы объектов поступают на входы коммутаторов 5, 10 и участвуют в управлении их работой путем стробирования видеосигналов объектов, поступающих на входы коммутаторов. The binary image signal from the output of the table processor 11 is fed to the input of the selection block 14. Under the control of the microcomputer, the block 14 extracts binary signals of objects from the set of clocks in the field of view of the sensor 1 of the video signals. Binary video signals of objects arrive at the inputs of switches 5, 10 and participate in controlling their work by gating the video signals of objects arriving at the inputs of switches.

Формирователь 15 в целях ограничения фрагмента изображения, выбранного на экране видеоконтрольного блока для анализа, вырабатывает сигналы рамки и зоны анализа, размеры и координаты которых выбирает оператор через пульт управления. Сигнал рамки замешивается в видеосигнал формирователем 12 и передается с ним для визуального отображения на видеоконтрольный блок 13. Сигнал зоны анализа поступает на вход блока 14 и обеспечивает стробирование сигналов объектов, ограниченных рамкой, на экране блоков 13. Данные о рамке и зоне анализа передаются через вход блока 9 в микроЭВМ и используются при обработке изображений, в частности, для управления работой коммутаторов 5 и 10 для стробирования выбранного оператором фрагмента изображения и подавления информации за пределами рамки. Shaper 15 in order to limit the fragment of the image selected on the screen of the video control unit for analysis, produces frame signals and analysis zones, the sizes and coordinates of which are selected by the operator through the control panel. The frame signal is mixed into the video signal by the shaper 12 and transmitted with it for visual display to the video control unit 13. The signal of the analysis zone is fed to the input of the block 14 and provides gating of the signals of objects limited by the frame on the screen of the blocks 13. Data on the frame and the analysis zone are transmitted through the input block 9 in the microcomputer and are used in image processing, in particular, to control the operation of switches 5 and 10 for gating the selected image fragment by the operator and suppressing information outside the frame.

Стробирование фрагментов изображения рамкой и бинарным сигналом объектов открывает возможность производить повторную обработку и более детальный анализ изображений, например малоконтрастных зашумленных частей объекта. В этом случае табличный процессор 11 формирует бинарный сигнал на уровне, превышающем амплитуды сигнала малоконтрастных объектов, и инвертирует его. Этот сигнал через блок 14 управляет работой коммутаторов 5 и 10, стробируя видеосигнал малоконтрастных изображений и подавляя видеосигнал выше уровня в процессоре 11. Дополнительное накапливание сигнала малоконтрастных неподвижных изображений в блоке памяти повышает информативность хранимого там изображения кадра. The gating of fragments of the image by the frame and the binary signal of the objects opens up the possibility of reprocessing and more detailed analysis of images, for example, low-contrast noisy parts of the object. In this case, the table processor 11 generates a binary signal at a level exceeding the amplitude of the signal of low-contrast objects, and inverts it. This signal through the block 14 controls the operation of the switches 5 and 10, gating the video signal of low-contrast images and suppressing the video signal above the level in the processor 11. The additional accumulation of the signal of low-contrast still images in the memory unit increases the information content of the frame image stored there.

По сравнению с прототипом заявляемая система имеет дополнительные функциональные возможности - это возможность выбора и обеспечения выполнения дополнительных процессов, например сложения, вычитания, табличного преобразования и других видов обработки видеосигналов объектов или их фрагментов, выбранных для анализа в результате первичной обработки изображения с целью получения дополнительной информации об объектах, а также возможность принимать и обрабатывать дополнительную телевизионную или другую информацию, поступающую по линии связи от внешних устройств, в реальном масштабе времени, обрабатывать информацию двух или более направлений с временным разделением каналов. (56) 1. Авторское свидетельство СССР N 1462360, кл. G 06 F 15/66, 1986. Compared with the prototype, the claimed system has additional functionality - it is the ability to select and ensure the implementation of additional processes, such as addition, subtraction, tabular conversion and other types of processing of video signals of objects or their fragments, selected for analysis as a result of primary image processing in order to obtain additional information about objects, as well as the ability to receive and process additional television or other information received through the line ligature from external devices, real-time process information two or more directions with time division multiplexing. (56) 1. USSR author's certificate N 1462360, cl. G 06 F 15/66, 1986.

2. Проспект фирмы IOICE-LOEBLE, аппаратура МАGISCAN. 2. Prospectus of the company IOICE-LOEBLE, equipment MAGISCAN.

Claims

A device for processing images containing a video signal to digital code converter, synchronizer, first and second blocks of amplitude conversion of a brightness signal, an arithmetic logic unit, a television signal to digital-to-analog converter, a memory block, a microprogram control unit and a video monitoring unit, the device’s video signal input being connected to the input of the synchronizer mode and to the information input of the video signal converter into a digital code, the outputs of which are connected respectively to the information to the input inputs of the first block of the amplitude conversion of the brightness signal, the synchronizer output is connected to the mode input of the microprogram control unit, the outputs of the first group of which are connected respectively to the control inputs of the video signal converter into a digital code and, respectively, to the control inputs of the first amplitude conversion unit, the outputs of the second, third and fourth groups the microprogram control unit are connected respectively to the inputs of the operation code of the arithmetic-logical unit, to the control and address inputs of the memory block, the information inputs-outputs of which are connected respectively to the information inputs and outputs of the arithmetic-logic block, the outputs of which are connected respectively to the information inputs of the second block of the amplitude conversion of the brightness signal, the outputs of the fifth group of the microprogram control block are connected respectively to the control inputs of the second amplitude block converting the brightness signal and to the control inputs of the converter of the television signal into digital-analog, you One of which is connected to the input of the video control unit, characterized in that, in order to expand the functionality by increasing the number of processing options and image fragments, it contains a signal selection unit, a signal generator of the contour and analysis zone, the first and second switches, while the video signal inputs are the first and the second groups of the device are connected respectively to the information inputs of the first groups of the first and second switches, the outputs of the first block of the amplitude conversion of the brightness signal, the output the video signal to digital code converter and the outputs of the first group of the firmware control unit are connected respectively to the information inputs of the second and third groups and to the control inputs of the group of the first switch, the outputs of which are connected respectively to the information inputs of the arithmetic-logical unit, the outputs of which are connected respectively to the information inputs of the second group the second switch, the outputs of which are connected to the information inputs of the group of the converter of the television signal into a digital channel the main one, the information input of which is connected to the first output of the signal generator of the circuit and the analysis zone, the outputs of the fifth group of the microprogram control unit are connected respectively to the control inputs of the group of the second switch, the inputs and outputs of the first and second groups of the microprogram control unit are connected respectively to the control inputs and outputs of the selection unit signals to the information inputs and outputs of the signal shaper of the circuit and the analysis zone, the second output of which is connected to the first information input of the unit the signal selection window, the output of which is connected to the control inputs of the first and second switches, the group outputs and the output of the second block of the amplitude conversion of the brightness signal are connected respectively to the information inputs of the third group of the second switch and to the second information input of the signal selection block, the input of the frame size and analysis zone of the device connected to the information input of the signal conditioner circuit and the analysis zone.