RU2452125C1

RU2452125C1 - Image processing system

Info

Publication number: RU2452125C1
Application number: RU2011125999/08A
Authority: RU
Inventors: Владимир Михайлович Антимиров (RU); Владимир Михайлович Антимиров; Александр Юрьевич Вагин (RU); Александр Юрьевич Вагин; Любовь Геннадьевна Зыкова (RU); Любовь Геннадьевна Зыкова; Александр Сергеевич Пентин (RU); Александр Сергеевич Пентин; Антон Владимирович Шленский (RU); Антон Владимирович Шленский
Priority date: 2011-06-23
Filing date: 2011-06-23
Publication date: 2012-05-27

Abstract

FIELD: information technology.

SUBSTANCE: image processing system comprises a microprocessor with Random Access Memory and Ready-Only Memory connected to its backbone buses and data interchange processor connected to its input-output; a matrix arithmetic processor is additionally connected to the backbone buses, control input of which is also system input; interrupt inputs and outputs are connected to interrupt inputs and outputs of the microprocessor; and the first and second frequency outputs are connected to microprocessor frequency inputs and interchange processor frequency inputs, input-output of which is the system input-output.

EFFECT: functionality expansion due to selecting master generator frequency according to current operation speed of elements and device in whole.

8 cl, 8 dwg

Description

В настоящее время в связи с интенсивным введением вычислительных средств в состав систем управления (СУ) высокоманевренными объектами авиационной и ракетно-космической техники и особенно в космические аппараты, длительное время работающие при воздействии дестабилизирующих факторов космического пространства, возникла задача создания новых малогабаритных устройств для получения навигационной информации с оптических датчиков (оптико-электронных средств), которые дают информацию об угловом положении объектов визирования (чаще всего определенные созвездия, характеризуемые фиксированным угловым расстоянием между звездами созвездия).Currently, due to the intensive introduction of computing tools into control systems (SU) by highly maneuverable objects of aviation and rocket and space technology, and especially into space vehicles that have been operating for a long time under the influence of destabilizing factors in outer space, the task has arisen of creating new small-sized devices for obtaining navigation information from optical sensors (optoelectronic devices) that provide information on the angular position of objects of sight (most often limited constellations characterized by a fixed angular distance between the stars of the constellation).

Кроме того, для ряда объектов, к которым относятся обычные самолеты и космические челноки типа «БУРАН», возникает задача уточнения координат при заходе на посадку, для чего используют карты местности в зоне захода на посадку.In addition, for a number of objects, which include conventional airplanes and space shuttles of the “BURAN” type, the task arises of refining coordinates at the approach, for which they use terrain maps in the approach zone.

Одним из вариантов является использование радиовысотомеров, информация которых сравнивается с эталонными картами высот местности.One option is to use radio altimeters, the information of which is compared with reference maps of the heights of the area.

В том и другом случае требуется проведение большого объема обработки полученной с датчиков информации с части устранения различного вида помех (фильтрация) и проведения сравнения отфильтрованной информации с эталонными картами.In both cases, it requires a large amount of processing the information received from the sensors from the part of eliminating various types of interference (filtering) and comparing the filtered information with the reference cards.

В идеальном случае в центральную управляющую бортовую вычислительную систему (БЦВС) информация должна поступать в цифровом виде, содержащем угловую ориентацию и угловые скорости объекта, в первом случае, и отклонения пространственных координат центра масс и объекта управления в пространстве, во втором.In the ideal case, the information should be received in a digital form containing the angular orientation and angular velocities of the object, in the first case, and the spatial coordinates of the center of mass and the control object in space, in the second, in the central control onboard computer system (BCVS).

В связи с этим в состав подсистем ориентации и определения координат центра масс вводят собственные специализированные вычислительные устройства (СВУ), обеспечивающие формирование упомянутой выше системы координат в математическом виде путем непрерывной обработки информации оптических или радиоизмерительных датчиков.In this regard, the subsystems of orientation and determination of the coordinates of the center of mass are introduced by their own specialized computing devices (VCA), which ensure the formation of the above coordinate system in mathematical form by continuously processing the information of optical or radio sensors.

Особенностью этих СВУ является необходимость обеспечения быстрого (практически непрерывного) пересчета входной информации датчиков в систему координат, что позволяет использовать полученную информацию для коррекции ориентации и движения объекта управления. Основными вычислительными задачами СВУ являются однотипные задачи перебора различной информации. Учитывая необходимость размещения СВУ на борту аппаратов от него требуются минимально возможные габаритно-массовые характеристики и энергопотребление. Эти ограничения повлекли широкое внедрение в состав бортовых вычислительных устройств больших и сверхбольших интегральных микросхем (БИС и СБИС) микропроцессоров (МП) и запоминающих устройств (ЗУ), изготавливаемых в основном по КМОП технологии. Это позволяет получить хорошие приборные характеристики, но выдвигает проблему обеспечения работоспособности устройства при длительной работе в условиях воздействия дестабилизирующих факторов космического пространства, когда под действием ионизирующего излучения и накопления дозовых изменений параметров БИС снижается их быстродействие и СВУ теряет работоспособность, несмотря на отсутствие катастрофических отказов.A feature of these IEDs is the need to ensure fast (almost continuous) recalculation of the input information of the sensors in the coordinate system, which allows using the obtained information to correct the orientation and movement of the control object. The main computational tasks of VCA are the same type tasks of enumerating various information. Given the need to place IEDs on board devices, the minimum possible overall mass characteristics and power consumption are required from it. These restrictions have led to the widespread adoption of large and ultra-large integrated circuits (LSI and VLSI) microprocessors (MP) and memory devices (memory), which are mainly manufactured using CMOS technology, as part of on-board computing devices. This allows one to obtain good instrument characteristics, but raises the problem of ensuring the operability of the device during prolonged operation under the influence of destabilizing factors of outer space, when under the influence of ionizing radiation and the accumulation of dose-related changes in the LSI parameters, their speed decreases and the VCA loses its functionality, despite the absence of catastrophic failures.

Все это выдвигает задачу сохранения работоспособности устройства, например, путем изменения быстродействия, задаваемого средствами синхронизации вычислителей, включающих задающие генераторы. Задача может быть решена подбором частоты задающего генератора в соответствии с текущим быстродействием элементов и устройства в целом. При этом частоту желательно изменять в обоих направлениях, чтобы обеспечить на каждый интервал времени максимальное быстродействие вычислителя.All this puts forward the task of maintaining the operability of the device, for example, by changing the speed specified by the synchronization tools of computers, including the master oscillators. The problem can be solved by selecting the frequency of the master oscillator in accordance with the current speed of the elements and the device as a whole. In this case, it is desirable to change the frequency in both directions in order to ensure maximum performance of the calculator for each time interval.

Известны вычислительные устройства, реализованные на основе МП типа 8085 (См. И.Янсен. Курс цифровой электроники. Т.4 / Микрокомпьютеры, с.190-195, рис.4.2 и 4.5). Устройства содержат микропроцессор и подключенные к нему ЗУ разного типа (постоянные (ПЗУ) и оперативные (ОЗУ)).Known computing devices implemented on the basis of MP type 8085 (See I. Jansen. Digital Electronics Course. T.4 / Microcomputers, p.190-195, Fig. 4.2 and 4.5). The devices contain a microprocessor and various types of memory connected to it (permanent (ROM) and operational (RAM)).

Реализация такого типа вычислителей на основе современных КМОП БИС позволяет получить небольшие габариты устройств при приемлемом энергопотреблении.The implementation of this type of calculators based on modern CMOS LSI allows you to get small dimensions of devices with acceptable power consumption.

Однако особенность их структуры, а именно последовательное обращение по общим связям к памяти программ и данных не позволяет получить высокую производительность, требуемую от СВУ в части перебора однотипной информации.However, the peculiarity of their structure, namely, consistent access to the memory of programs and data by common connections to the memory, does not allow to obtain the high performance required from the VCA in terms of enumerating the same type of information.

Реализация задач опознавания образов (сравнения с эталоном) с обработкой большого объема информации датчиков на указанных выше устройствах на основе МП 8085 не удовлетворяет требованиям, предъявляемым к СВУ.The implementation of pattern recognition tasks (comparison with a standard) with processing a large amount of sensor information on the above devices based on MP 8085 does not satisfy the requirements for VCA.

Известны решения, направленные на повышение производительности вычислителей путем введения дополнительных блоков, обеспечивающих повышение производительности управляющих ЭВМ, подключением управляющей ЭВМ матрицы из малых ЭВМ. Примером может быть вычислительная система ILLIAC IV (См. Б. Байцер. Архитектура вычислительных комплексов., Т.1, стр.23, рис.1.8. М.: Мир, 1974).Known solutions aimed at improving the performance of computers by introducing additional units that increase the performance of control computers, connecting the control computer matrix of small computers. An example would be the ILLIAC IV computing system (See B. Beizer. Architecture of Computing Complexes., T.1, p. 23, Fig. 1.8. M .: Mir, 1974).

Данное решение может быть принято за прототип. Решение на специальном матричном аппаратурном расширителе - матричном сопроцессоре (МАП)) отдельных задач, например сравнения с эталоном и поиск решения с минимальной разностью, как можно сделать в известном решении существенно, сокращает время сравнения выделенных функций, но производительность управляющей ЭВМ при этом увеличивается незначительно, так как каждый вычислитель МАП работает по своей программе, обращаясь поочередно к ПЗУ и ОЗ. Кроме того, обработка данных, полученных от датчика, ведется последовательно. С целью повышения производительности СВУ целесообразно реализовать параллельную одновременную обработку разной информации на вычислителях МАП.This decision can be taken as a prototype. Solution on a special matrix hardware expander - matrix coprocessor (MAP)) of individual tasks, for example, comparison with a standard and finding a solution with a minimum difference, which can be done in a known solution significantly, reduces the time of comparing the selected functions, but the performance of the host computer increases slightly, since each MAP calculator works according to its own program, turning in turn to ROM and RAM. In addition, the processing of data received from the sensor is carried out sequentially. In order to improve the performance of the VCA, it is advisable to implement parallel simultaneous processing of different information on MAP computers.

Предлагается система обработки изображений, содержащая управляющий микропроцессор (МП) с подключенными к нему процессором обмена (ПО) блоками запоминающих устройств и блок матричного процессора (МАП), который подключен к магистрали процессора, аналогично блокам ЗУ. Структура предлагаемой вычислительной системы приведена на чертеже (Фиг.1), где цифрой 1 обозначен управляющий микропроцессор (МП), например серии 1867ВМ3, цифрой 2 обозначен модуль ОЗУ. Цифрой 3 обозначен модуль ПЗУ, цифрой 4 обозначен МАП, цифрой 5 обозначен процессор обмена. Все эти модули подключены к шинам процессора. Кроме того, выход прерывания МП подключен к соответствующему входу МАП, выход прерывания которого подключен к соответствующему входу МП. Управляющий вход МАП является одноименным входом устройства, а его первый и второй частотные выходы подключены соответственно к частотным входам МП и процессоров обмена. Двунаправленные входы-выходы процессора обмена являются входами-выходами вычислительного устройства для связи с датчиками и подсистемой верхнего уровня - БЦВС соответственно.An image processing system is proposed that includes a control microprocessor (MP) with storage units connected to it by an exchange processor (software) and a matrix processor unit (MAP) that is connected to the processor backbone, similarly to memory units. The structure of the proposed computing system is shown in the drawing (Fig. 1), where the number 1 indicates the control microprocessor (MP), for example, the 1867ВМ3 series, the number 2 indicates the RAM module. The number 3 denotes the ROM module, the number 4 denotes the MAP, the number 5 denotes the exchange processor. All these modules are connected to the processor buses. In addition, the interrupt output of the MP is connected to the corresponding input of the MAP, the interrupt output of which is connected to the corresponding input of the MP. The control input of the MAP is the input of the same name, and its first and second frequency outputs are connected respectively to the frequency inputs of the MP and exchange processors. Bidirectional inputs and outputs of the exchange processor are inputs and outputs of a computing device for communication with sensors and the upper level subsystem - BCVS, respectively.

Структура МАП приведена на чертеже (Фиг 2), где цифрой 21 обозначен процессор обмена (МПО), в качестве которого может быть использован микропроцессор на основе серии 1825ВС3, цифрой 22 обозначено УСТРОЙСТВО УПРАВЛЕНИЯ (УУ), цифрами от 23-1 до 23-n обозначены матричные микропроцессоры (ММП) (БИС серии 1825ВС3 с собственными ОЗУ), образующие матрицу, цифрой 24 обозначен формирователь синхроимпульсов (ФСИ). Двунаправленные входы-выходы МПО являются входами-выходами МАП, подключенными к МП, а первая и вторая группа адресных выходов БС подключены к адресным входам соответственно ЛОЗУ и ФАМ. Управляющий вход УУ является входом МАП и устройства в целом, а первый и второй частотные выходы ФСИ являются выходами МАП.The structure of the MAP is shown in the drawing (Fig. 2), where the number 21 indicates the exchange processor (MPO), which can be used as a microprocessor based on the 1825BC3 series, the number 22 indicates the CONTROL DEVICE (UE), numbers from 23-1 to 23-n matrix microprocessors (MMP) are indicated (LSI series 1825ВС3 with their own RAM), forming a matrix, the number 24 indicates the clock generator (FSI). Bidirectional inputs and outputs MPO are inputs and outputs of the MAP connected to the MP, and the first and second group of address outputs of the BS are connected to the address inputs respectively LOZU and FAM. The control input of the control unit is the input of the MAP and the device as a whole, and the first and second frequency outputs of the FSI are the outputs of the MAP.

Остальные синхронизирующие выходы ФСИ подключены к синхровходам микропроцессоров 23-1 - 23-n, УУ22 и МПО 21, подключенного магистральной шиной ко всем микропроцессорам, управляющие входы которых подключены к выходу УУ, к входам которого подключены выходы признаков микропроцессоров. Адресные входы и дополнительный выход УУ подключены к соответствующим выходам и входам МПО. Структура устройства управления приведена на чертеже (Фиг.3), где цифрой 31 обозначен формирователь адреса микропрограмм (ФАМ), цифрой 32 - микропрограммное запоминающее устройство (МПЗУ), цифрой 33 обозначен формирователь синхроимпульсов. Управляющий вход и первый и второй частотные выходы ФСИ являются одноименными входом и выходами устройства управления. Синхровходы ФАМ и МПЗУ подключены к первой и второй группам выходов ФСИ, а выходы МПЗУ являются выходами устройства управления.The remaining synchronizing outputs of the FSI are connected to the synchro inputs of microprocessors 23-1 - 23-n, UU22 and MPO 21, connected by a bus line to all microprocessors whose control inputs are connected to the output of the UU, to the inputs of which the outputs of the signs of the microprocessors are connected. Address inputs and an additional output of the control unit are connected to the corresponding outputs and inputs of the MPO. The structure of the control device is shown in the drawing (Fig. 3), where the numeral 31 denotes the microprogrammer address generator (FAM), the numeral 32 denotes the microprogram memory device (MEM), the numeral 33 denotes the clock generator. The control input and the first and second frequency outputs of the FSI are the same input and outputs of the control device. Synchronized inputs FAM and MPZU are connected to the first and second groups of outputs of the FSI, and the outputs of the MPZU are the outputs of the control device.

Структура формирователя синхроимпульсов приведена на чертеже (Фиг.4), где цифрами 41, 42, 43 обозначены соответственно основной, первый и второй задающие генераторы частоты, а цифрой 44 обозначен узел формирования синхроимпульсов, выходы которого являются синхронизирующими выходами формирователя, а выходы первого и второго генераторов являются первым и вторым частотным выходами формирователя, управляющий вход которого является входом первого и второго задающих генераторов.The structure of the clock generator is shown in the drawing (Figure 4), where the numbers 41, 42, 43 denote the main, first and second master frequency generators, respectively, and the number 44 indicates the clock generation node, the outputs of which are the synchronizing outputs of the driver, and the outputs of the first and second generators are the first and second frequency outputs of the driver, the control input of which is the input of the first and second master generators.

Структура формирователя адреса микрокоманд (ФАМ) приведена на чертеже (Фиг.5), где цифрой 51 обозначен регистр смещения, цифрой 52 обозначен регистр кода операции, цифрой 53 обозначен регистр признаков и цифрой 54 обозначен счетчик адреса.The structure of the micro-command address generator (FAM) is shown in the drawing (Fig. 5), where the numeral 51 denotes the offset register, the number 52 denotes the register of the operation code, the number 53 denotes the register of signs, and the figure 54 denotes the address counter.

Входы регистра кода операции и информационный и счетный входы счетчика являются входами формирователя, подключенными к выходу МПО.The inputs of the operation code register and the information and counting inputs of the counter are the inputs of the shaper connected to the output of the MPO.

Схема генератора частоты приведена на чертеже (Фиг.6), где цифрами от 61-1 до 61-n обозначены n последовательно соединенных инверторов, подключенных к входу мультиплексора 62, выход которого подключен к входу первого инвертора, а вход является управляющим входом генератора.The frequency generator circuit is shown in the drawing (Fig.6), where the numbers from 61-1 to 61-n indicate n series-connected inverters connected to the input of the multiplexer 62, the output of which is connected to the input of the first inverter, and the input is the control input of the generator.

Структура узла формирования синхроимпульсов (СИ) приведена на чертеже (Фиг.7), где цифрами 71-1 и 71-2 обозначены младшая и старшая секции сдвигающего регистра, цифрой 73 обозначен элемент И, цифрой 74 обозначен триггер привязки, цифрами от 75-1 до 75-n обозначены триггеры-формирователи. Управляющий вход триггера привязки является одноименным входом узла, а синхронизирующий вход подключен к первому выходу младшей секции сдвигающего регистра, вход которой является входом узла, подключенным к основному генератору частоты, второй выход секции подключен ко входу элемента И, выход которого подключен ко входу второй секции сдвигающего регистра, четные и нечетные выходы которой являются соответственно запускающими и сбрасывающими входами триггеров-формирователей, выходы которых являются выходами узла формирования.The structure of the synchronization pulse generation unit (SI) is shown in the drawing (Fig. 7), where the numbers 71-1 and 71-2 indicate the lowest and highest sections of the shift register, the number 73 denotes the element And, the number 74 denotes the trigger trigger, the numbers from 75-1 up to 75-n trigger-shapers are indicated. The control input of the binding trigger is the node input of the same name, and the synchronizing input is connected to the first output of the younger section of the shift register, the input of which is the node input connected to the main frequency generator, the second output of the section is connected to the input of the And element, the output of which is connected to the input of the second section of the shift register, the even and odd outputs of which are respectively the triggering and resetting inputs of the trigger-drivers, the outputs of which are the outputs of the formation node.

Состав матричного микропроцессора приведен на чертеже (Фиг.8), где цифрой 6 обозначен микропроцессор - БИС 1825ВС3, а цифрой 7 обозначена собственная оперативная память ММП, магистральный вход-выход которой является одноименным входом-выходом ММП, а синхронизирующие и микропрограммные входы и выходы признаков которого являются одноименными входами и выходами ММП.The composition of the matrix microprocessor is shown in the drawing (Fig. 8), where the number 6 denotes the microprocessor - BIS 1825BC3, and the number 7 denotes its own memory MMP, the main input-output of which is the same input-output of the MMP, and synchronizing and microprogram inputs and outputs of signs which are the inputs and outputs of the same IMF.

Устройство работает следующим образом.The device operates as follows.

МП по своей программе, размещенной в ПЗУ3, выполняет вычисления.MP according to its program, located in ROM3, performs calculations.

Если требуется обработать полученную информацию, МП проводит обмен с МПО МАП, который загружает данные в собственную память ММП и дает сигнал в их УУ. Для обеспечения доступа к собственной памяти ММП на время сеанса связи с магистралью данных синхроимпульсы с ММП, что исключает конфликты при обращении к собственной памяти ММП со стороны БИС 1825ВС3 и магистрали. С началом поступления синхроимпульсов в регистр кода операции и счетчик ФАМ заносятся начальные значения, начинается выборка микрокоманд и выполнение заданной операции с записью результатов БИС 1825ВС3 в собственную память. МПО считывает полученные результаты, проводит выбор наименьшего значения и передает полученный результат в МП, после чего ожидает очередного обращения со стороны МП.If it is required to process the received information, the MP exchanges with the MPO MAP, which loads the data into its own memory and sends a signal to their UM. To provide access to the MMP's own memory for the duration of the communication session with the data highway, clock pulses from the MMP, which eliminates conflicts when accessing the MMP's own memory from BIS 1825BC3 and the trunk. With the beginning of the arrival of clock pulses, the initial values are entered into the operation code register and the FAM counter, the sampling of microcommands and the execution of the specified operation with the recording of the results of the LSI 1825BC3 in its own memory begin. The MPO reads the results, selects the lowest value and transfers the result to the MP, after which it expects the next request from the MP.

Дополнительно предусмотрено управление быстродействием устройства путем перестройки частот задающих генераторов по командам БЦВС путем изменения количества инверторов в кольце инверторов 61 подключенных к мультиплексору 62Additionally, it is possible to control the speed of the device by tuning the frequencies of the master oscillators according to the BCVS commands by changing the number of inverters in the ring of inverters 61 connected to the multiplexer 62

Перестройка быстродействия производится для отслеживания изменения параметров БИС во времени или из-за действия ионизирующего излучения космического пространства. Кроме того, на отдельных наиболее загруженных по вычислениям участках возможно плановое повышение быстродействия. Возможное максимальное быстродействие для каждого интервала работы определяется по результатам тестовых проверок отдельных компонентов устройства и устанавливается индивидуально для каждого компонента, для чего в состав формирователя синхроимпульсов введены несколько задающих генераторов, для каждого из которых в общем управляющем слове отведена своя часть кода.Performance tuning is performed to track changes in LSI parameters over time or due to the action of ionizing radiation in outer space. In addition, in some of the areas most loaded by calculations, a planned increase in speed is possible. The possible maximum speed for each operation interval is determined by the results of test checks of the individual components of the device and is set individually for each component, for which several master oscillators are introduced into the clock generator, each of which has its own part of the code in the general control word.

Все эти решения обеспечивают максимальную производительность вычислительного устройства на протяжении всего времени работы инерциальной системы.All these solutions provide the maximum performance of the computing device throughout the entire operating time of the inertial system.

Claims

1. An image processing system comprising a microprocessor with operative and read-only memory devices connected to its main buses and an exchange processor connected to its input / output, characterized in that in addition to the main buses, a matrix arithmetic processor is connected, the control input of which is the system input of the same name, interrupt inputs and outputs are connected to microprocessor interrupt outputs and inputs, and the first and second frequency outputs are connected to microprocessor frequency inputs and the exchange processor, the input-output of which is the input-output of the system.

2. The system according to claim 1, characterized in that the matrix arithmetic processor contains an exchange microprocessor, to which n matrix microprocessors are connected via a highway, the microprogram and synchronizing inputs and outputs of signs of which are connected to the corresponding outputs and inputs of the control device connected by additional inputs and outputs to the outputs and inputs of the exchange microprocessor of the same name, the input-output of which is the input-output of a matrix arithmetic processor.

3. The system according to claim 2, characterized in that the matrix microprocessor contains the microprocessor itself, the synchronizing and microprogram inputs and outputs of the signs of which are the same inputs and outputs of the matrix microprocessor, and the input-output is connected to its own storage device, the main input-output of which is input-output of the same name matrix microprocessor.

4. The system according to claim 2, characterized in that the control device comprises a microprogrammer address generator, the address input and output of which is connected to the inputs of the same name as the microprogram memory device, the outputs of which are the device outputs, the synchronization input is connected to the first output of the clock generator, the second output of which connected to the sync input of the shaper of the firmware address, and the control input, the first and second frequency outputs of which are the same input and output of the device.

5. The system according to claim 4, characterized in that the driver of the clock contains the main, first and second master generators, the control inputs of which are the input of the driver, the outputs of the first and second generators are the frequency outputs of the driver, and the output of the main generator is connected to the input of the forming unit clock pulses, the outputs of which are the outputs of the shaper.

6. The system according to claim 4, characterized in that the shaper of the firmware contains registers of the operation code, offset, features and counter, the inputs and outputs of which are the corresponding inputs and outputs of the shaper.

7. The system according to claim 5, characterized in that the master oscillator contains n series-connected inverters, the outputs of which are connected to the inputs of the multiplexer, the output of which is connected to the input of the first inverter and is the output of the generator, and the control input is the input of the shaper.

8. The system according to claim 5, characterized in that the sync pulse shaping unit contains the first and second sections of the shift register, the input of the first section being the input of the node and the output connected to the first input of the And element, the second input of which is connected to the output of the trigger trigger, the input which is the input of the node, the additional input is connected to the same output of the first section, and the outputs of even and odd discharges of the second section are connected respectively to the triggering and resetting inputs of the trigger-shapers, the outputs of which are are the output node.