RU2006129384A - ELECTRONIC LOCK CONTROL DEVICE - Google Patents

ELECTRONIC LOCK CONTROL DEVICE Download PDF

Info

Publication number
RU2006129384A
RU2006129384A RU2006129384/12A RU2006129384A RU2006129384A RU 2006129384 A RU2006129384 A RU 2006129384A RU 2006129384/12 A RU2006129384/12 A RU 2006129384/12A RU 2006129384 A RU2006129384 A RU 2006129384A RU 2006129384 A RU2006129384 A RU 2006129384A
Authority
RU
Russia
Prior art keywords
output
input
inputs
counter
trigger
Prior art date
Application number
RU2006129384/12A
Other languages
Russian (ru)
Other versions
RU2345203C2 (en
Inventor
Антон Александрович Котуранов (RU)
Антон Александрович Котуранов
Александр Петрович Мартынов (RU)
Александр Петрович Мартынов
Геннадий Иванович Шишкин (RU)
Геннадий Иванович Шишкин
Original Assignee
Александр Петрович Мартынов (RU)
Александр Петрович Мартынов
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Александр Петрович Мартынов (RU), Александр Петрович Мартынов filed Critical Александр Петрович Мартынов (RU)
Priority to RU2006129384/12A priority Critical patent/RU2345203C2/en
Publication of RU2006129384A publication Critical patent/RU2006129384A/en
Application granted granted Critical
Publication of RU2345203C2 publication Critical patent/RU2345203C2/en

Links

Landscapes

  • Lock And Its Accessories (AREA)

Claims (1)

Устройство управления электронного замка, содержащее счетчик тактов, счетчик несовпадений кодов, постоянное запоминающее устройство, первый RS-триггер, триггер Шмитта, интегрирующую RC-цепь, первый, второй, третий, четвертый, пятый и шестой элементы И, выход первого из которых соединен с входом сброса счетчика несовпадений кодов, выход которого соединен с первыми входами второго и третьего элементов И, выход второго элемента И соединен с выходной шиной устройства, выход третьего элемента И соединен со счетным входом счетчика несовпадений, тактовая шина устройства соединена с первыми входами четвертого, пятого и шестого элементов И и со счетным входом счетчика тактов, вход сброса которого соединен со входом сброса первого RS-триггера и с выходом триггера Шмитта, вход которого соединен с выходом интегрирующей RC-цепи, отличающееся тем, что в него введены счетчик совпадений кодов, второй RS-триггер, первый и второй элементы "Исключающее ИЛИ", первые входы которых соединены с информационной шиной устройства, а вторые входы - соответственно с первым и вторым информационными выходами постоянного запоминающего устройства, адресные входы которого подключены к выходам соответствующих разрядов счетчика тактов, выход которого соединен со входом интегрирующей RC-цепи, вторыми входами второго и третьего элементов И и первым входом первого элемента И, второй вход которого соединен с инверсным выходом, вход сброса которого соединен со входом сброса счетчика совпадений кодов и с выходом триггера Шмитта, вход установки второго RS-триггера - с выходом шестого элемента И, второй вход которого соединен с выходом второго элемента "Исключающее ИЛИ", вторые входы четвертого и пятого элементов И соединены соответственно с прямым и инверсным выходами первого элемента "Исключающее ИЛИ", выход четвертого элемента И соединен со входом установки первого RS-триггера, инверсный и прямой выходы которого соединены с третьими входами соответственно второго и третьего элементов И, выход пятого элемента И соединен со счетным входом счетчика совпадений кодов, выход которого соединен с четвертым входом третьего элемента И.An electronic lock control device containing a clock counter, code mismatch counter, read-only memory, first RS-trigger, Schmitt trigger, integrating RC-circuit, the first, second, third, fourth, fifth and sixth AND elements, the output of the first of which is connected to reset input counter mismatch codes, the output of which is connected to the first inputs of the second and third elements And, the output of the second element And is connected to the output bus of the device, the output of the third element And is connected to the counting input of the mismatch counter, the device’s actuation bus is connected to the first inputs of the fourth, fifth and sixth AND elements and to the counting input of the clock counter, whose reset input is connected to the reset input of the first RS-trigger and to the Schmitt trigger output, the input of which is connected to the output of the integrating RC circuit, characterized in that a code coincidence counter, a second RS-trigger, the first and second XOR elements, the first inputs of which are connected to the device information bus and the second inputs, respectively, with the first and second information outputs, are entered into it a permanent storage device, the address inputs of which are connected to the outputs of the corresponding bits of the clock counter, the output of which is connected to the input of the integrating RC circuit, the second inputs of the second and third elements And and the first input of the first element And, the second input of which is connected to the inverse output, the reset input of which connected to the reset input of the counter for coincidence of codes and with the output of the Schmitt trigger, the input of the installation of the second RS-trigger - with the output of the sixth element And, the second input of which is connected to the output of the second element " Exclusive OR ", the second inputs of the fourth and fifth elements AND are connected respectively to the direct and inverse outputs of the first element" Exclusive OR ", the output of the fourth element And is connected to the installation input of the first RS-trigger, the inverse and direct outputs of which are connected to the third inputs, respectively, of the second and of the third element AND, the output of the fifth element And is connected to the counting input of the counter of matches of codes, the output of which is connected to the fourth input of the third element I.
RU2006129384/12A 2006-08-15 2006-08-15 Electronic lock controller RU2345203C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2006129384/12A RU2345203C2 (en) 2006-08-15 2006-08-15 Electronic lock controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2006129384/12A RU2345203C2 (en) 2006-08-15 2006-08-15 Electronic lock controller

Publications (2)

Publication Number Publication Date
RU2006129384A true RU2006129384A (en) 2008-02-20
RU2345203C2 RU2345203C2 (en) 2009-01-27

Family

ID=39266892

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2006129384/12A RU2345203C2 (en) 2006-08-15 2006-08-15 Electronic lock controller

Country Status (1)

Country Link
RU (1) RU2345203C2 (en)

Also Published As

Publication number Publication date
RU2345203C2 (en) 2009-01-27

Similar Documents

Publication Publication Date Title
WO2003032490A2 (en) Method and apparatus for an asynchronous pulse logic circuit
ATE553539T1 (en) CLOCK MODE DETERMINATION IN A MEMORY SYSTEM
Agarwal et al. Microcontroller based home security system with remote monitoring
RU2006129384A (en) ELECTRONIC LOCK CONTROL DEVICE
WO2006075206A3 (en) Digital clock dividing circuit
Katke et al. Design and implementation of 5 stages pipelined architecture in 32 bit RISC processor
RU2006129385A (en) ELECTRONIC LOCK CONTROL DEVICE
RU2003101479A (en) ELECTRONIC LOCK CONTROL DEVICE
KR860000596A (en) Slave interface circuit
RU2003127107A (en) DELAY TIME CORRELATION DISCRIMINATOR
Stecklina et al. A tiny scale VLIW processor for real-time constrained embedded control tasks
Pandya et al. Implement embedded controller using FPGA chip
RU2411568C2 (en) Device for information display
RU2004108278A (en) ACCESS AUTHORIZATION DEVICE
RU2008117667A (en) METHOD AND DEVICE FOR PERFORMING ADDITION, SUBTRACTION AND LOGIC OPERATIONS
JP2005284354A (en) Evaluation chip
Madasi et al. A PIC compatible RISC CPU core Implementation for FPGA based Configurable SOC platform for Embedded Applications
UA117943U (en) FORMER OF PERIODIC BIPHASE SEQUENCE OF IMPULSES OF TYPE MEANDER WITH PROGRAMMED DURATION
UA114494U (en) FORMER OF THE PERIODIC SEQUENCE OF MULTI-PHASE SERIES WITH PROGRAMMED IMPULSE DURATION AND PHASE NUMBER
RU2007108255A (en) INFORMATION SIGNAL NOISE SUPPRESSION DEVICE
UA117917U (en) PROGRAMMER OF IMPULSE PULSE SEQUENCE WITH PROGRAMMED DURATION
RU2003110363A (en) ELECTRONIC LOCK CONTROL DEVICE
UA115594U (en) FORMER OF THE PERIODIC SEQUENCE OF PULSES WITH PROGRAMMED DURATION
SU968809A1 (en) Adding device
UA117701U (en) DEVICE FOR PERIODIC SEQUENCE OF PROGRAMMED DURATION AND FIXED SHARPING THAT IS NINE

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20080824