RU2004138168A - Способ обнаружения сигналов, отраженных от маневрирующей цели и устройство для его реализации - Google Patents

Claims (2)

1. Способ обнаружения сигналов, отраженных от маневрирующей цели, заключающийся в том, что осуществляют аналого-цифровое преобразование комплексного сигнала, представленного синфазной (действительной) и квадратурной (мнимой) составляющими, запоминают выборку сигнала, одновременно умножают каждый из элементов выборки сигнала на комплексные фазоповорачивающие множители

полученные синфазные произведения преобразуют в блоках БПФ (Быстрое Преобразование Фурье) по формуле

где

- настройка m-го канала по ускорению;

- максимальный межпериодный набег фазы сигнала за счет ускорения за период излучения импульсов в пачке T;

;

- максимальная скорость изменения доплеровской частоты выборки сигнала за период излучения импульсов; α_{r max} - максимальное радиальное ускорение цели за период излучения импульсов; λ - длина волны излучения РЛС; М - число каналов по ускорению; φ_p - настройка p-го канала по скорости; S_i - элементы выборки сигнала, определяют величину максимума модуля достаточных статистик, сравнивают значение величины максимума достаточной статистики с порогом ξ₀, отличающийся тем, что каждый элемент выборки сигнала после аналого-цифрового преобразования задерживается на период повторения зондирующих импульсов, мнимую часть задержанного отсчета выборки сигнала инвертируют, умножают задержанный элемент выборки сигнала, на следующий элемент выборки сигнала, осуществляют вычисление достаточных статистик в узлах сетки, покрывающей область параметра ускорения по формуле:

где X_i=S_i+1S*_i, А^-j=е^-ijφ'cmax, (j=0,1,...N-2), φ^' _cmax=2π f^' _cmax T²,

S_i - элементы выборки сигнала; φ^' _cmax - максимальный межпериодный набег фазы сигнала за счет ускорения за период излучения импульсов в пачке Т; f^' _cmax - максимальная скорость изменения доплеровской частоты выборки сигнала за период излучения импульсов Т; α_rmax - максимальное радиальное ускорение цели за период излучения импульсов; λ - длина волны излучения РЛС; Δα_r - заданная разрешающая способность по ускорению;

- настройка m-го канала по ускорению, в элементы последовательностей A, W, v вычисляются заранее.

2. Устройство для обнаружения сигналов, отраженных от маневрирующей цели, состоящее из первого и второго АЦП (аналого-цифрового преобразователя), блоков буферных регистров для комплексных отсчетов выборки сигнала, блоков комплексного умножения, блоков вычисления БПФ, блоков вычисления величины модулей, блока выбора максимума, пороговых устройств, причем входы устройства соединяются с соответствующими входами первого и второго АЦП, выходы первого и второго АЦП соединяются с входами всех блоков буферных регистров для комплексных отсчетов выборки сигнала, каждый блок буферных регистров для комплексных отсчетов выборки сигнала последовательно соединяется с входами соответствующего блока комплексных умножителей, выходы блока комплексных умножителей соединяются с входами соответствующего блока вычисления БПФ, выходы блоков вычисления БПФ соединяются с входами блоков вычисления величины модулей, отличающееся тем, что в него введены блок задержки, блок комплексного сопряжения, блок комплексного умножения, входы устройства соединяются с соответствующими входами первого и второго АЦП, выходы первого и второго АЦП соединяются с входами блока задержки и первыми входами блока комплексного умножения, выходы блока задержки соединяются с входами блока комплексного сопряжения, выходы блока комплексного сопряжения соединяются со вторыми входами блока комплексного умножения, выходы блока комплексного умножения соединяются с входами буферных регистров, выходы которых соединяются со вторыми входами первого блока комплексных умножителей, выходы первого блока комплексных умножителей соединяются с входами первого блока вычисления БПФ, выходы первого блока вычисления БПФ соединяются со вторыми входами второго блока комплексных фазовращателей, выходы второго блока комплексных фазовращателей соединяются с входами второго блока вычисления БПФ, часть выходов второго блока вычисления БПФ соединяется со вторыми входами третьего блока комплексных умножителей, выходы третьего блока комплексных умножителей соединяются с входами блоков вычисления величины модулей.