RU2002100057A - Разряды состояния для кэш-памяти - Google Patents

Разряды состояния для кэш-памяти

Info

Publication number
RU2002100057A
RU2002100057A RU2002100057/09A RU2002100057A RU2002100057A RU 2002100057 A RU2002100057 A RU 2002100057A RU 2002100057/09 A RU2002100057/09 A RU 2002100057/09A RU 2002100057 A RU2002100057 A RU 2002100057A RU 2002100057 A RU2002100057 A RU 2002100057A
Authority
RU
Russia
Prior art keywords
level
state
status
status bits
hierarchical
Prior art date
Application number
RU2002100057/09A
Other languages
English (en)
Other versions
RU2237278C2 (ru
Inventor
Симон Чарльз УОТТ
Original Assignee
Арм Лимитед
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB9913348A external-priority patent/GB2350910A/en
Application filed by Арм Лимитед filed Critical Арм Лимитед
Publication of RU2002100057A publication Critical patent/RU2002100057A/ru
Application granted granted Critical
Publication of RU2237278C2 publication Critical patent/RU2237278C2/ru

Links

Claims (17)

1. Устройство для обработки данных, причем устройство содержит память (14), пригодную для хранения множества слов данных, причем каждое слово данных связано по меньшей мере с одним разрядом (18) состояния, дающим информацию, относящуюся к состоянию слова данных, запоминающее устройство (26, 28, 40) разрядов состояния, пригодное для хранения разрядов состояния в иерархическом соотношении, так что комбинированное состояние, относящееся к множеству разрядов состояния первого уровня на первом уровне в иерархическом соотношении, указывается разрядом (22) состояния второго уровня на втором уровне в иерархическом соотношении, причем второй уровень в иерархическом соотношении выше, чем первый уровень, логическую схему (30) запросов состояния, пригодную для определения состояния слова данных в памяти путем анализа разрядов состояния в запоминающем устройстве разрядов состояния, на верхнем уровне в иерархическом соотношении, и обработки сверху вниз по всему иерархическому соотношению, пока не будет достигнут разряд состояния, который указывает состояние слова данных независимо от любых разрядов состояния, находящихся ниже в иерархическом соотношении, отличающееся тем, что устройство пригодно для индикации глобального изменения: состояния всех слов данных, хранящихся в памяти, путем модификации только разрядов состояния на высшем уровне иерархического соотношения.
2. Устройство по п.1, в котором разряды состояния являются разрядами достоверности, указывающими достоверность слов данных, хранящихся в памяти (14).
3. Устройство по п.1 или 2, в котором на низшем уровне в иерархическом соотношении разряд состояния низшего уровня относится к множеству слов данных, хранящихся в памяти (14).
4. Устройство по любому из пп.1-3, в котором память является кэш-памятью (14).
5. Устройство по п.4, в котором кэш-память (14) содержит множество строк кэша, причем каждая строка кэша хранит множество слов данных, а разряд состояния низшего уровня относится ко всем словам данных в строке кэша указанной кэш-памяти.
6. Устройство по любому из предыдущих пунктов, в котором запоминающее устройство (26, 28, 40) разрядов состояния включает в себя ЗУПВ (26, 38), хранящее слова (20) разрядов состояния, сформированные из множества разрядов состояния.
7. Устройство по п.6, в котором к разрядам состояния (18) в словах (20) разрядов состояния осуществляется обращение и производится обработка как части слов разрядов состояния.
8. Устройство по п.7, в котором разряд (18) состояния обрабатывается с помощью операции считывания-модификации-записи слова (20) состояния в ЗУПВ (26, 38).
9. Устройство по любому из предыдущих пунктов, в котором запоминающее устройство разрядов состояния включает в себя по меньшей мере высший уровень в иерархическом соотношении, содержащей по меньшей мере одну схему (28, 42) разрядов регистра, пригодную для запоминания разряда состояния.
10. Устройство по п.9, в котором к разряду состояния, хранящемся в разряде регистра, может быть осуществлено обращение и осуществлена обработка индивидуально.
11. Устройство по любому из предыдущих пунктов, в котором высший уровень в иерархическом соотношении содержит один разряд состояния.
12. Устройство по любому из пп.4 - 11, в котором запоминающее устройство разрядов состояния работает так, что глобальное изменение состояния всех слов данных в кэш-памяти может быть обеспечено в одном цикле обработки путем изменения разрядов состояния высшего уровня в иерархическом соотношении.
13. Устройство по п.4, в котором глобальное изменение состояния всех слов данных в кэш-памяти выполняется в ответ на одно из следующих действий: (i) операцию очистки кэш-памяти, (ii) изменение в конфигурации блока управления памятью, управляющего доступом к словам данных, и (iii) контекстное переключение операционной системы, управляющей программными операциями в указанном устройстве.
14. Устройство по п.4, в котором слова данных запоминаются в кэш-памяти с использованием операции заполнения кэша, длящейся множество циклов обработки, а запоминающее устройство разрядов состояния пригодно для модификации разрядов состояния, относящихся к словам данных, которые хранятся в кэш-памяти, в течение множества циклов обработки.
15. Устройство по любому из предыдущих пунктов, в котором глубина иерархического соотношения составляет три или более уровней.
16. Устройство по любому из предыдущих пунктов, в котором на разных уровнях в иерархическом соотношении запоминаются разные разряды состояния.
17. Способ обработки данных, причем способ содержит этапы: запоминают множество слов данных в памяти, причем каждое слово данных связано по меньшей мере с одним разрядом состояния, дающим информацию, которая относится к состоянию слова данных, запоминают разряды состояния в иерархическом соотношении, так что комбинированное состояние, относящееся к множеству разрядов состояния первого уровня на первом уровне в иерархическом соотношении, указывается разрядом состояния второго уровня на втором уровне в иерархическом соотношении, причем второй уровень в иерархическом соотношении выше, чем первый уровень, определяют состояние слова данных в памяти путем анализа разрядов состояния, начиная с верхнего уровня в иерархическом соотношении, и обрабатывают иерархическое соотношение сверху вниз, пока не будет достигнут разряд состояния, который указывает состояние слова данных независимо от любых разрядов состояния, находящихся в иерархическом соотношении ниже, отличающийся тем, что указывают глобальное изменение состояния всех слов данных, хранящихся в памяти, путем модификации только разрядов состояния на высшем уровне иерархического соотношения.
RU2002100057/09A 1999-06-08 2000-02-04 Разряды состояния для кэш-памяти RU2237278C2 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9913348.0 1999-06-08
GB9913348A GB2350910A (en) 1999-06-08 1999-06-08 Status bits for cache memory

Publications (2)

Publication Number Publication Date
RU2002100057A true RU2002100057A (ru) 2003-07-20
RU2237278C2 RU2237278C2 (ru) 2004-09-27

Family

ID=10854970

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2002100057/09A RU2237278C2 (ru) 1999-06-08 2000-02-04 Разряды состояния для кэш-памяти

Country Status (12)

Country Link
US (1) US6272033B1 (ru)
EP (1) EP1190325B1 (ru)
JP (1) JP2003501744A (ru)
KR (1) KR100606873B1 (ru)
CN (1) CN1145887C (ru)
DE (1) DE60003426T2 (ru)
GB (1) GB2350910A (ru)
IL (2) IL145651A0 (ru)
MY (1) MY120377A (ru)
RU (1) RU2237278C2 (ru)
TW (1) TW507124B (ru)
WO (1) WO2000075785A1 (ru)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2369694B (en) * 2000-11-29 2002-10-16 Sun Microsystems Inc Efficient memory modification tracking
GB2369690B (en) * 2000-11-29 2002-10-16 Sun Microsystems Inc Enhanced protection for memory modification tracking
GB2369691B (en) * 2000-11-29 2003-06-04 Sun Microsystems Inc Control logic for memory modification tracking
US6965970B2 (en) * 2001-09-27 2005-11-15 Intel Corporation List based method and apparatus for selective and rapid cache flushes
JP4434534B2 (ja) * 2001-09-27 2010-03-17 株式会社東芝 プロセッサ・システム
US7412433B2 (en) * 2002-11-19 2008-08-12 International Business Machines Corporation Hierarchical storage management using dynamic tables of contents and sets of tables of contents
US20040199723A1 (en) * 2003-04-03 2004-10-07 Shelor Charles F. Low-power cache and method for operating same
US7674671B2 (en) * 2004-12-13 2010-03-09 Optomec Design Company Aerodynamic jetting of aerosolized fluids for fabrication of passive structures
CN101021858A (zh) * 2007-01-29 2007-08-22 华为技术有限公司 一种数据存储方法及装置及数据查找、添加、删除方法
US7685181B2 (en) * 2007-02-26 2010-03-23 International Business Machines Corporation Method and system for utilizing a hierarchical bitmap structure to provide a fast and reliable mechanism to represent large deleted data sets in relational databases
JP2008234074A (ja) * 2007-03-16 2008-10-02 Fujitsu Ltd キャッシュ装置
US8347029B2 (en) * 2007-12-28 2013-01-01 Intel Corporation Systems and methods for fast state modification of at least a portion of non-volatile memory
US20090300293A1 (en) * 2008-05-30 2009-12-03 Advanced Micro Devices, Inc. Dynamically Partitionable Cache
CN102571569B (zh) * 2011-12-28 2015-04-01 方正国际软件有限公司 一种报文预知方法及系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4426682A (en) * 1981-05-22 1984-01-17 Harris Corporation Fast cache flush mechanism
JPH0754484B2 (ja) 1988-06-17 1995-06-07 株式会社日立製作所 複数のプロセッサを有する計算機システムの記憶制御装置
US5539894A (en) * 1993-04-20 1996-07-23 Sun Microsystems, Inc. Method and apparatus for optimizing a sector cache tag, block and sub-block structure base on main memory size
US5568416A (en) * 1994-03-24 1996-10-22 Kawasaki Steel Corporation Associative memory
WO1995031783A1 (de) 1994-05-11 1995-11-23 Gmd - Forschungszentrum Informationstechnik Gmbh Speichervorrichtung zum speichern von daten
US6046923A (en) * 1999-01-13 2000-04-04 Lucent Technologies Inc. Content-addressable memory architecture with column muxing

Similar Documents

Publication Publication Date Title
CA1056954A (en) Memory access technique
RU2002100057A (ru) Разряды состояния для кэш-памяти
US4860252A (en) Self-adaptive computer memory address allocation system
GB2292822A (en) Partitioned cache memory
KR920010974B1 (ko) 확장 가능한 자기형성 메모리 및 총메모리 공간의 결정방법
US7694077B2 (en) Multi-port integrated cache
US3979726A (en) Apparatus for selectively clearing a cache store in a processor having segmentation and paging
US5329489A (en) DRAM having exclusively enabled column buffer blocks
US20020032829A1 (en) Microprocessor memory device controller
US7627616B2 (en) Database storage and maintenance using row index ordering
RU97117589A (ru) Контроллер памяти, который выполняет команды считывания и записи не в порядке простой очереди
US5179686A (en) Method for automatically detecting the size of a memory by performing a memory warp operation
CN115168247B (zh) 用于并行处理器中动态共享存储空间的方法及相应处理器
RU2237278C2 (ru) Разряды состояния для кэш-памяти
US5537564A (en) Technique for accessing and refreshing memory locations within electronic storage devices which need to be refreshed with minimum power consumption
US6898671B2 (en) Data processor for reducing set-associative cache energy via selective way prediction
JPH0421194B2 (ru)
EP0549218A1 (en) A memory apparatus and method for use in a data processing system
US7093067B2 (en) DRAM architecture enabling refresh and access operations in the same bank
US6553478B1 (en) Computer memory access
JP2003131945A (ja) キャッシュメモリ装置
CN105677246B (zh) 一种nand闪存的数据读取方法、装置及nand闪存
CN1551232B (zh) 用于增强高速数据存取中刷新操作的半导体存储装置
US7345914B2 (en) Use of flash memory blocks outside of the main flash memory array
US6742077B1 (en) System for accessing a memory comprising interleaved memory modules having different capacities