RU2001129132A - K-MOS memory cell of dynamic random access memory - Google Patents

K-MOS memory cell of dynamic random access memory Download PDF

Info

Publication number
RU2001129132A
RU2001129132A RU2001129132/09A RU2001129132A RU2001129132A RU 2001129132 A RU2001129132 A RU 2001129132A RU 2001129132/09 A RU2001129132/09 A RU 2001129132/09A RU 2001129132 A RU2001129132 A RU 2001129132A RU 2001129132 A RU2001129132 A RU 2001129132A
Authority
RU
Russia
Prior art keywords
gate
random access
switching
dynamic random
memory cell
Prior art date
Application number
RU2001129132/09A
Other languages
Russian (ru)
Inventor
Саито ТАКЕШИ (JP)
Саито Такеши
Виктор Николаевич Мурашев (RU)
Виктор Николаевич Мурашев
Original Assignee
САИТО Такеши (JP)
САИТО Такеши
Виктор Николаевич Мурашев (RU)
Виктор Николаевич Мурашев
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by САИТО Такеши (JP), САИТО Такеши, Виктор Николаевич Мурашев (RU), Виктор Николаевич Мурашев filed Critical САИТО Такеши (JP)
Priority to RU2001129132/09A priority Critical patent/RU2001129132A/en
Publication of RU2001129132A publication Critical patent/RU2001129132A/en

Links

Claims (1)

Ячейка памяти КМОП динамического оперативного запоминающего устройства, содержащая запоминающий конденсатор, переключательный n (р) канальный МОП транзистор с подзатворной областью, затвор которого подключен к адресной шине, а исток подключен к разрядной шине, отличающийся тем, что содержит дополнительный р (n) канальный МОП транзистор, затвор которого соединен с затвором переключательного n (р) канального транзистора, его исток соединен с его подзатворной областью и истоком переключательного n (р) канального транзистора, его исток соединен с подзатворной областью переключательного n (р) канального транзистора, а запоминающий конденсатор образован затвором, подзатворным диэлектриком и подзатворной областью переключательного n (р) канального МОП транзистора.CMOS memory cell of a dynamic random access memory device containing a storage capacitor, a switching n (p) channel MOS transistor with a gate region, the gate of which is connected to the address bus, and the source is connected to the discharge bus, characterized in that it contains an additional p (n) channel MOS a transistor whose gate is connected to the gate of the switching n (p) channel transistor, its source is connected to its gate region and the source of the switching n (p) channel transistor, its source is connected It is connected with the gate region of the switching n (p) channel transistor, and the storage capacitor is formed by a gate, gate gate dielectric, and the gate region of the switching n (p) channel MOS transistor.
RU2001129132/09A 2001-10-30 2001-10-30 K-MOS memory cell of dynamic random access memory RU2001129132A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2001129132/09A RU2001129132A (en) 2001-10-30 2001-10-30 K-MOS memory cell of dynamic random access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2001129132/09A RU2001129132A (en) 2001-10-30 2001-10-30 K-MOS memory cell of dynamic random access memory

Publications (1)

Publication Number Publication Date
RU2001129132A true RU2001129132A (en) 2003-08-20

Family

ID=48230566

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2001129132/09A RU2001129132A (en) 2001-10-30 2001-10-30 K-MOS memory cell of dynamic random access memory

Country Status (1)

Country Link
RU (1) RU2001129132A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2465659C1 (en) * 2011-08-09 2012-10-27 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский технологический университет "МИСиС" Memory cell for high-speed eeprom with controlled potential of under-gate region
RU2468510C1 (en) * 2011-09-16 2012-11-27 Виктор Николаевич Мурашёв Ternary cmos with nor logic element
RU2481653C2 (en) * 2009-03-30 2013-05-10 Виктор Николаевич Мурашев Memory cell for fast erasable programmable read-only memory and method of its programming
RU2580071C1 (en) * 2015-04-07 2016-04-10 Федеральное государственное учреждение "Федеральный научный центр Научно-исследовательский институт системных исследований Российской академии наук"(ФГУ ФНЦ НИИСИ РАН) Memory cell for complementary metal-oxide-semiconductor ram structure

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2481653C2 (en) * 2009-03-30 2013-05-10 Виктор Николаевич Мурашев Memory cell for fast erasable programmable read-only memory and method of its programming
RU2465659C1 (en) * 2011-08-09 2012-10-27 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский технологический университет "МИСиС" Memory cell for high-speed eeprom with controlled potential of under-gate region
RU2468510C1 (en) * 2011-09-16 2012-11-27 Виктор Николаевич Мурашёв Ternary cmos with nor logic element
RU2580071C1 (en) * 2015-04-07 2016-04-10 Федеральное государственное учреждение "Федеральный научный центр Научно-исследовательский институт системных исследований Российской академии наук"(ФГУ ФНЦ НИИСИ РАН) Memory cell for complementary metal-oxide-semiconductor ram structure

Similar Documents

Publication Publication Date Title
DE60122656D1 (en) DRAM memory cell with trench capacitor and vertical transistor
US7297996B2 (en) Semiconductor memory device for storing data in memory cells as complementary information
GB2391355B (en) System-on-a-chip having an on-chip processor and an on-chip dynamic random access memory (DRAM)
KR870011696A (en) Power supply voltage drop circuit
KR960019747A (en) Programmable Semiconductor Memory
EP0908954A3 (en) Semiconductor memory device and manufacturing method thereof
KR970012696A (en) Ferroelectric memory device
KR960015590A (en) Low Power Static Random Access Memory Devices
RU2001129132A (en) K-MOS memory cell of dynamic random access memory
KR960030236A (en) A semiconductor device having memory cells for canceling parasitic capacitance of a bit line
KR930022561A (en) Semiconductor memory
TW343390B (en) Semiconductor device
TWI267189B (en) Cell of dynamic random access memory and array structure of the same
TW200502966A (en) Semiconductor memory device
DE60106256D1 (en) DYNAMIC SEMICONDUCTOR MEMORY ARRANGEMENT WITH OPTIONAL ACCESS
WO2008137441A3 (en) Junction field effect dynamic random access memory cell and applications therefor
KR960035646A (en) Logic circuit for semiconductor memory device
RU2001105318A (en) MEMORY CELL OF DYNAMIC MEMORY DEVICE
US6130573A (en) Voltage boosting circuit having asymmetric MOS in DRAM
ATE64229T1 (en) INTEGRATED CIRCUIT OF A DYNAMIC SEMICONDUCTOR MEMORY DESIGNED WITH COMPLEMENTARY CIRCUIT TECHNOLOGY.
KR940003033A (en) DRAM cell
KR930015108A (en) MOS capacitors
KR970024290A (en) Insulated gate transistor with low capacitance
JPS5627958A (en) Semiconductor device
KR930006937A (en) Semiconductor Memory Chips with Porous Storage Electrodes

Legal Events

Date Code Title Description
FA93 Acknowledgement of application withdrawn (no request for examination)

Effective date: 20080918