Claims (2)
1. Ячейка памяти динамического запоминающего устройства содержит: запоминающий конденсатор, адресную, разрядную и общую шину и р-(n-) канальный МОП транзистор, исток которого соединен с первым выводом запоминающего конденсатора, подзатворная область соединена с общей шиной, затвор подсоединен к адресной шине, второй вывод запоминающего конденсатора подсоединен к общей шине, отличающаяся тем, что она дополнительно содержит нелинейный резистор и биполярный n-р-n (р-n-р) транзистор, коллектор которого подсоединен к общей шине, база к стоку МОП транзистора и первому выводу нелинейного резистора, второй вывод которого соединен с эмиттером биполярного транзистора и разрядной шиной.1. The memory cell of the dynamic storage device contains: a storage capacitor, an address, bit and common bus and a p- (n-) channel MOS transistor, the source of which is connected to the first output of the storage capacitor, the gate region is connected to a common bus, the gate is connected to the address bus , the second output of the storage capacitor is connected to a common bus, characterized in that it further comprises a non-linear resistor and a bipolar n-pn (pnp) transistor, the collector of which is connected to a common bus, the base to the drain of the MOSFET transistor and the first output of a nonlinear resistor, the second output of which is connected to the emitter of the bipolar transistor and the discharge bus.
2. Ячейка памяти динамического запоминающего устройства, содержащая адресную, разрядную и общую шину р(n) канальный МОП транзистор, область истока которого образует запоминающий конденсатор с подзатворной областью, соединенной с общей шиной, а затвор соединен с адресной шиной, отличающаяся тем, что резистор р-канальный МОП и биполярный n-р-n транзисторы являются единой функционально-интегральной структурой, в которой областью коллектора n-типа биполярного транзистора является подзатворной областью МОП транзистора, его область базы является областью стока, в которой расположена n+ область эмиттера биполярного транзистора, резистор образован р- областью базы, расположенной между областями n+ эмиттера подсоединены к разрядной шине. 2. The memory cell of the dynamic storage device containing the address, bit and common bus p (n) channel MOS transistor, the source area of which forms a storage capacitor with a gate region connected to the common bus, and the gate is connected to the address bus, characterized in that the resistor p-channel MOSFETs and bipolar n-pn transistors are a single functional-integral structure in which the collector region of the n-type bipolar transistor is a gate region of the MOS transistor, its base area is With the drain region in which the n + region of the emitter of the bipolar transistor is located, the resistor is formed by the p-region of the base located between the regions of the n + emitter connected to the discharge bus.