RU2000118444A - Динамически реконфигурируемый процессор и способ его реконфигурирования - Google Patents
Динамически реконфигурируемый процессор и способ его реконфигурированияInfo
- Publication number
- RU2000118444A RU2000118444A RU2000118444/09A RU2000118444A RU2000118444A RU 2000118444 A RU2000118444 A RU 2000118444A RU 2000118444/09 A RU2000118444/09 A RU 2000118444/09A RU 2000118444 A RU2000118444 A RU 2000118444A RU 2000118444 A RU2000118444 A RU 2000118444A
- Authority
- RU
- Russia
- Prior art keywords
- processor according
- dynamically reconfigurable
- reconfigurable processor
- configuration
- processing unit
- Prior art date
Links
Claims (23)
1. Динамически реконфигурируемый процессор, имеющий устройства памяти и набор программируемых логических устройств, отличающийся тем, что содержит программируемые логические устройства, которые образуют реконфигурируемый блок обработки данных, программируемый синтезатор частоты, программируемые логические устройства, которые образуют ядро процессора и реализуют схему трансляции адреса, блок микропрограммного управления портал реконфигурируемого блока обработки данных, интерфейс к устройствам памяти.
2. Динамически реконфигурируемый процессор по п. 1, отличающийся тем, что часть набора программируемых логических устройств представляет собой ядро процессора в котором формируются блок обработки транзакций и блок микропрограммного управления.
3. Динамически реконфигурируемый процессор по п. 1, отличающийся тем, что блок микропрограммного управления осуществляет обработку операций передачи программного управления, выполняет обработку переключения между активными задачами, выполняет выборку дескрипторов доступа к объектам и загружает их в блок обработки транзакций, проверяет возможность доступа задач к требуемым объектам данных и программного кода, а также управляет процессом динамического реконфигурирования.
4. Динамически реконфигурируемый процессор по п. 1, отличающийся тем, что портал реконфигурируемого блока обработки данных формирует стандартизированный интерфейс между реконфигурируемым блоком обработки данных, блоком обработки транзакций и блоком микропрограммного управления, посредством которого реконфигурируемый блок обработки данных осуществляет доступ к данным, которые расположены в памяти, получает поток машинных команд и осуществляет передачу запросов в блок микропрограммного управления для выполнения операции передачи управления между ветвями программы.
5. Динамически реконфигурируемый процессор по п. 1, отличающийся тем, что портал реконфигурируемого блока обработки данных используется ядром процессора для сохранения и восстановления контекста регистров, образованных внутри реконфигурируемых ресурса задачи и ресурса системы команд при выполнении переключения между задачами и в процессе реконфигурирования указанных ресурсов.
6. Динамически реконфигурируемый процессор по п. 1, отличающийся тем, что реконфигурируемый блок обработки данных состоит из трех групп программируемых логических устройств, которые соединения между собой набором связей для передачи управляющей информации и данных: системного реконфигурируемого ресурса, ресурса задачи и ресурса системы команд.
7. Динамически реконфигурируемый процессор по п. 1, отличающийся тем, что реконфигурируемый блок обработки данных содержит системный реконфигурируемый ресурс, который используется для реализации аппаратных блоков, работающих с контроллером локальной вычислительной сети, а также для формирования оборудования, предназначенного для передачи или обработки данных, доступного на протяжении всего сеанса работы динамически реконфигурируемого процессора.
8. Динамически реконфигурируемый процессор по п. 1, отличающийся тем, что реконфигурируемый блок обработки данных содержит реконфигурируемый ресурс задачи, предназначенный для создания в каждой задаче устройств обработки данных в реальном масштабе времени.
9. Динамически реконфигурируемый процессор по п. 1, отличающийся тем, что реконфигурируемый блок обработки данных содержит реконфигурируемый ресурс обработки команд, предназначенный для формирования произвольной системы команд.
10. Динамически реконфигурируемый процессор по п. 1, отличающийся тем, что устройства памяти содержат информацию которая выделена в структуры, называемые объектами, описывающимися дескрипторами доступа.
11. Динамически реконфигурируемый процессор по п. 1, отличающийся тем, что устройства памяти содержат контекст регистров блока обработки данных в специальных структурах, которые называются объектами состояния задачи, являющимися индивидуальными для каждой задачи, выполняемой на процессоре в режиме разделения времени.
12. Динамически реконфигурируемый процессор по п. 1, отличающийся тем, что в состав дескриптора доступа, необходимого для описания объектов, добавлен селектор объекта конфигурации, использующийся для обращения к объекту конфигурации, связанному с объектом кода или объектом состояния задачи.
13. Динамически реконфигурируемый процессор по п. 1, отличающийся тем, что для вызова операций реконфигурирования используется механизм переключения задач и механизм передачи управления между программными модулями.
14. Динамически реконфигурируемый процессор по п. 13, отличающийся тем, что переключение процессора на другую задачу неизменно сопровождается выборкой дескриптора объекта состояния задачи, который описывает не только размещение в памяти и свойства объекта состояния задачи, но и определяет селектор объекта конфигурации, представляющего аппаратное обеспечение, необходимое для функционирования задачи в реальном масштабе времени.
15. Динамически реконфигурируемый процессор по п. 13, отличающийся тем, что передача управления с одного объекта программного кода на другой неизменно сопровождается выборкой дескриптора нового кодового объекта, в котором кроме информации о размещении объекта в физической памяти и его свойствах указывается селектор объекта конфигурации, который определяет конфигурацию системы команд.
16. Динамически реконфигурируемый процессор по п. 1, отличающийся тем, что для реконфигурирования блока обработки данных используются объекты конфигурации, которые содержат описатель совместимости объекта конфигурации с оборудованием, которое используется, параметр длины контекста регистров, параметр рабочей частоты, идентификатор объекта, список идентификаторов других объектов конфигурации, которые включены в текущий объект, набор конфигурационных данных для загрузки в программируемые логические устройства и блок двоичного описания процессора.
17. Динамически реконфигурируемый процессор по п. 16, отличающийся тем, что описатель совместимости используется для определения физической возможности загрузки конфигурационных данных в программируемые логические устройства.
18. Динамически реконфигурируемый процессор по п. 16, отличающийся тем, что параметр длины контекста регистров используется для определения количества слов данных, которые представляют собой рабочий контекст задачи, которые необходимо сохранять в памяти при переключении между задачами а также в процессе реконфигурирования ресурса системы команд или ресурса задачи.
19. Динамически реконфигурируемый процессор по п. 16, отличающийся тем, что параметр рабочей частоты используется для определения результирующей максимальной частоты процессора перед загрузкой конфигурации в один из реконфигурируемых ресурсов процессора.
20. Динамически реконфигурируемый процессор по п. 16, отличающийся тем, что список идентификаторов содержит идентификаторы тех объектов конфигурации, оборудование которых включено в текущий объект конфигурации без изменений.
21. Динамически реконфигурируемый процессор по п. 16, отличающийся тем, что при помощи списка идентификаторов объектов конфигураций блок микропрограммного управления определяет наследование текущим объектом конфигурации любого из ресурсов, свойств объекта конфигурации, который планируется использовать и отменяет операцию реконфигурирования ресурса, если новый объект конфигурации реализует то же оборудование, что и текущий.
22. Динамически реконфигурируемый процессор по п. 16, отличающийся тем, что блок двоичных данных конфигурации используется для непосредственной загрузки программируемые логические устройства реконфигурируемого ресурса.
23. Динамически реконфигурируемый процессор по п. 16, отличающийся тем, что блок двоичного описания процессора содержит логическое описание структуры оборудования, которое представлено объектом конфигурации без привязки к материальной базе и предназначенного для объединения нескольких объектов конфигурации в один, обладающий свойствами всех включенных в него объектов.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
UA2000020539 | 2000-02-01 | ||
UA2000020539 | 2000-02-01 |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2000118444A true RU2000118444A (ru) | 2002-06-27 |
Family
ID=48239521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2000118444/09A RU2000118444A (ru) | 2000-02-01 | 2000-07-11 | Динамически реконфигурируемый процессор и способ его реконфигурирования |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2000118444A (ru) |
-
2000
- 2000-07-11 RU RU2000118444/09A patent/RU2000118444A/ru not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6205528B1 (en) | User specifiable allocation of memory for processes in a multiprocessor computer having a non-uniform memory architecture | |
US5495476A (en) | Parallel algorithm to set up benes switch; trading bandwidth for set up time | |
US9052957B2 (en) | Method and system for conducting intensive multitask and multiflow calculation in real-time | |
US6948034B2 (en) | Method for use of stack | |
US4821174A (en) | Signal processing system including a bus control module | |
US8176219B1 (en) | Router having routing engine software instance and interaface controller software instance on a single processor | |
US5684974A (en) | Method and apparatus for controlling reconfiguration of storage-device memory areas | |
US10963302B2 (en) | Spatially programmed logic array architecture | |
JP2003271448A (ja) | スタック管理方法及び情報処理装置 | |
RU2000118444A (ru) | Динамически реконфигурируемый процессор и способ его реконфигурирования | |
Shapiro | SOS: a distributed object-oriented operating system | |
KR970003972B1 (ko) | CMS 시스템에서 기지국과 제어국간의 공통 데이타 초기로딩방법(Method for Loading of Common Data Initial in CDMA Mobile System) | |
US6539436B2 (en) | Management of interruptions in a computer platform | |
JPS62231342A (ja) | マイクロテストプログラムのダウンロ−ド制御方式 | |
CN117041058A (zh) | 基于多节点的信息处理方法、装置、存储介质及电子装置 | |
JPS5850383B2 (ja) | 情報処理装置 | |
JPH0348937A (ja) | 仮想計算機システムにおける入出力命令実行方式 | |
KR920004409B1 (ko) | 가상 컴퓨터를 위한 입.출력 처리 시스템 | |
JP2000268004A (ja) | 分散計算機環境におけるオブジェクトの最適分散配置方法 | |
JPS6238943A (ja) | マルチレジスタセツト方式のマイクロコンピユ−タ | |
JPH09212426A (ja) | 仮想計算機システムの記憶装置管理方法 | |
JPH03231343A (ja) | マイクロプロセッサにおけるメモリ空間拡張方式 | |
Nakane et al. | Concept and implementation of run-time resource management system operating on autonomously reconfigurable architecture | |
KR19990076919A (ko) | 정보 처리 시스템 및 정보 처리 방법 | |
JPH09282178A (ja) | アセンブラ変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FA93 | Acknowledgement of application withdrawn (no request for examination) |
Effective date: 20080318 |