JPH09282178A - アセンブラ変換装置 - Google Patents

Abstract

(57)【要約】 【課題】 電力系統シミュレータなどの分野では、シミ
ュレーションケースごとに高速処理のディジタル制御部
のプログラム変更をする頻度が高いため、高効率なプロ
グラム自動作成機能が要求されている。 【解決手段】 アセンブル対象の数式またはＦＯＲＴＲ
ＡＮなどの高級プログラム言語アルゴリズムを、最初
に、原始的中間言語に変換するとともにそのデータの属
性を指定するファイルを作成する（ステップ１０）。次
に、４レベルにメモリ番地の割付をするとともに、番地
の入れ換えをして中間言語の最適化をはかり（ステップ
１１）、最適化された中間言語をニーモニック言語に変
換し、汎用のクロス・アセンブラ変換をする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、数式または高級言
語プログラムをアセンブルするアセンブラ変換装置に関
する。

【０００２】

【発明が解決しようとする課題】一般産業用のプログラ
マブルコントローラなどのマイコンを内蔵した汎用のデ
ィジタル制御装置では、アプリケーションに合わせた制
御機能をプログラムして使用するため、高効率なプログ
ラム自動作成能力が要求されている。たとえば、電力系
統シミュレータなどの分野では、シミュレーションケー
スごとに高速処理のディジタル制御部を変更するなどの
プログラム変更頻度が高いため、その要望は特に大きか
った。とくに、高速シミュレーション条件などからリア
ルタイムで制御演算模擬を高速に実行しようとすると、
マイコン計算能力の限界まで要求されることがある。

【０００３】また、プログラムの入れ換えが可能な汎用
マイコン（プログラマブルコントローラ）は、プログラ
ムダウンロード（切換）でハードウエア的機能や性能を
変える方法が普及している。しかしこれらの汎用マイコ
ンは、予め、高度な人間自身の最適化テクニックによっ
て作られたできあいのプログラムを選択するか、また
は、目的によりできあいのサブルーチンを組み合わせる
ため、変換効率の悪いコンパイリングプログラムしか得
られなかった。そこで、近年、電力系統シミュレータな
どの高機能な制御を検討する上で、作業時間的リアルタ
イム性やソフト作業コストの面から、全自動であってし
かも高効率にアセンブルすることのできるアセンブラ変
換装置の出現が望まれていた。

【０００４】

【課題を解決するための手段】そこで上記課題を解決す
るために、本発明は、オンチップメモリと外部専用メモ
リを備えたＣＰＵ回路向に実行させる原理数式または原
理高級言語プラグラムを原始的中間言語に一旦変換する
とともに変換したデータを入力、出力、変数、仮変数の
いずれかの属性に指定して属性指定ファイルを作成す
る。次いで、レベル１の番地割付として、中間言語と属
性指定ファイルにもとづいて属性が入力または出力の変
換データに対して外部専用メモリの番地を割付ける。次
にレベル２の番地割付として、実在のレジスタを最大限
に使用するように中間言語の最適組み換えをするととも
に実在レジスタの割付をする。次にレベル３の番地割付
として、属性指定ファイルにもとづいて属性が定数また
は仮変数の変換データに対して、内部のオンチップメモ
リの番地の割付をする。次にレベル４の番地割付とし
て、レベル３の番地割付でオンチップメモリに割り付け
られずに残った定数または仮変数の変換データに対し
て、外部専用メモリの番地の割付をする。さらに、レベ
ル３、４の番地割付で番地が割り付けられた定数または
仮変数の変換データに対して、メモリアクセス回数が最
少でありかつアクセス時間が最短となるようにメモリお
よび番地を相互に組み換えて最適化する。ここで、最適
化がすんだ中間言語をニーモニック言語に書き換え、さ
らに、書き換えられたニーモニック言語をクロスアセン
ブラを用いて計算機プログラムに変換する。

【０００５】

【発明の実施の形態】以下、図に沿って本発明の実施形
態を説明する。図１は本発明に係るアセンブラ変換装置
の実施形態の構成を示す図である。図中の１は、装置本
体であり、入力画面部２と入力操作部３とからなる。本
体１は伝送ライン４を介して汎用制御マイコン本体６に
接続されている。本体１からはアセンブルプログラム５
がマイコン本体６へ送られる。マイコン本体６は被制御
装置８に対して制御指令信号７を出力し、被制御装置８
からはマイコン本体６へ検出信号が入力される。

【０００６】図２は、図１の本体１の内部構成を示す図
である。図において、１８はＣＰＵ専用回路部であり、
外部入出力メモリ２５を介してシステムバス２７に接続
されている。ＣＰＵ専用回路部１８には、ＣＰＵチップ
１９が内部バス２６を介して外部専用メモリ２４に接続
されており、外部専用メモリ２４と外部入出力メモリ２
５とは連続した領域により形成されている。また、ＣＰ
Ｕチップ１９は、ＣＰＵレジスタ２１とＡＬＵ２２とオ
ンチップメモリ２３とにより構成され、さらにＣＰＵレ
ジスタ２１とＡＬＵ２２とによりプログラミングモデル
２０が形成されている。

【０００７】なお、ここでプログラムモデル２０は、Ｃ
ＰＵ固有の命令処理構造に依存するレジスタの使用制限
などをする。ＣＰＵレジスタ２１は、ＣＰＵチップ１９
の計算処理上の直端の数ワード程度のメモリであって、
最もアクセス時間が短い。オンチップメモリ２３は、Ｃ
ＰＵチップ１９内にある数百〜数Ｋワード程度のデータ
メモリであって、二番目にアクセス時間が短い。外部専
用メモリ２４は、ＣＰＵチップ１９の外部に付属する容
量の大きいワードデータメモリであって、三番目にアク
セス時間が短い。

【０００８】外部入出力メモリ２５は、ＣＰＵ専用回路
部１８の外部に位置して、システムバス２７などと相互
接続され制御データの入出力に用いられ、アクセス時間
が最も長いメモリである。この発明では、ＣＰＵプログ
ラムの計算効率最適化のため、これらのメモリおよびレ
ジスタを効率のよい命令の使用法（ＣＰＵの命令処理構
造に依存）を実現するため、アクセス動作的に近くに配
置されてアクセス時間の短いメモリについての使用割合
を高めるようにしたものである。

【０００９】図３は、本発明の実施形態におけるアセン
ブル処理の概要を示すフローチャートである。図示され
るように、アセンブル対象の数式またはＦＯＲＴＲＡＮ
などの高級プログラム言語を、最初に原始的中間言語に
変換するとともにそのデータの属性を指定するファイル
を作成する（ステップ１０）。次に、４レベルにメモリ
番地の割付をするとともに、番地の入れ換えをして中間
言語の最適化をはかる（ステップ１１）。ここで、レベ
ル１としては、外部入出力メモリの番地を割付る（ステ
ップ１２）。レベル２としては、ＣＰＵレジスタを割り
付ける（ステップ１３）。レベル３としては、オンチッ
プメモリを割り付ける（ステップ１４）。レベル４とし
ては、外部専用メモリを割り付ける（ステップ１５）。
次に、最適化された中間言語をニーモニック言語に変換
し（ステップ１６）、さらに、汎用のクロス・アセンブ
ラ変換をして終了する（ステップ１７）。

【００１０】図４は、ステップ１１において実行される
中間言語の最適化を模式的に示した説明図である。ここ
では、先ず、変換対象の数式又は高級言語を、最も単純
なプロセッサ（例えば、１個のＡＬＵと２組のレジスタ
からなるプロセッサ）を前提とした仮想ＣＰＵ２８と具
体的番地の無い変数名の集合と考えた仮想メモリ２９と
のやりとりに分解している。

【００１１】図５は、図３に対応した具体的な変換例を
示す説明図である。最初の原始的中間言語変換では、中
間言語に変換すると同時に、次に示すデータ属性をそれ
ぞれ指定して（矢印３４）、ファイルを作成する。 入力：システムバスからの制御入力データ 定数：プログラム上、常に常駐している定数データ 出力：システムバスへ出力する制御計算データ 仮変数：仮想メモリ上へのデータの仮置きなど中間言語
生成や最適化の過程で生じる計算途中データ

【００１２】次いで、この中間言語とデータ属性指定フ
ァイルをもとに、次の４レベルメモリ番地割付を行う。 （レベル１） データ属性指定ファイルの“入力”、
“出力”の属性に分類されたデータに外部入出力メモリ
の実番地割り付けを行う（矢印３５）。 （レベル２） プログラミングモデルに従い実在のレジ
スタを最大限に使用するように、実在レジスタの割付と
中間言語の最適組み換えを行う。 （レベル３） 残された仮想メモリ（実番地又は実レジ
スタ割付のされていない。）変数であるデータ属性指定
の“定数”と“仮変数”につていて、オンチップメモリ
の実番地割付を行う（矢印３６）。 （レベル４） 第１回目のレベル３での割付で残された
“定数”と“仮変数”について、外部専用メモリの実番
地割付を行う（矢印３７）。

【００１３】最後に、最少メモリアクセス回数頻度アル
ゴリズムと最少アクセス時間アルゴリズムとの最適化ア
ルゴリズムにより、レベル３およびレベル４の番地組換
え、またレベル間の組換えを行って最適化を行う。終了
後、最終的に実レジスタ又は実メモリ番地が組込まれた
中間言語をニーモニック言語書き換えを行う。次に、上
汎用クロスアセンブリングにより最適アセンブラプログ
ラムを得る。この実施形態では、当初の効果として、全
自動の最適化アセンブラが行える。さらに付加される効
果として、ＣＰＵのプログラミングモデルやニーモニッ
クテーブルまたはクロスアセンブラ部分の登録システム
データを変更することにより、他のＣＰＵへのアプリケ
ーションプログラム適用など汎用・標準適用化が計れ
る。

【００１４】

【発明の効果】以上述べたように本発明によれば、原始
プログラムをいったん原始的中間言語に変換し、その属
性に応じてメモリの割付をするとともに、メモリアクセ
ス回数が最少でありかつアクセス時間が最短となるよう
にメモリおよび番地を相互に組み換えることにより最適
化されてアセンブルの効率が向上する。

【図面の簡単な説明】

【図１】本発明に係るアセンブラ変換装置の実施形態の
構成を示す図である。

【図２】図１の本体の内部構成を示す図である。

【図３】実施形態におけるアセンブル処理の概要を示す
フローチャートである。

【図４】実施形態における中間言語の最適化を模式的に
示した説明図である。

【図５】実施形態における具体的な変換例を示す説明図
である。

【符号の説明】

１ 装置本体 ２ 入力画面部 ３ 入力操作部 ４ 伝送ライン ５ アセンブルプログラム ６ 汎用制御マイコン本体 ７ 制御指令信号 ８ 被制御装置 １８ ＣＰＵ専用回路部 １９ ＣＰＵチップ ２０ プログラミングモデル ２１ ＣＰＵレジスタ ２２ ＡＬＵ ２３ オンチップメモリ ２４ 外部専用メモリ ２５ 外部入出力メモリ ２６ 内部バス ２７ システムバス ２８ 仮想ＣＰＵ ２９ 仮想メモリ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 オンチップメモリと外部専用メモリを備
   えたＣＰＵ回路向に実行させる原理数式または原理高級
   言語プラグラムを原始的中間言語に一旦変換するととも
   に変換したデータを入力、出力、変数、仮変数のいずれ
   かの属性に指定して属性指定ファイルを作成する手段
   と、 中間言語と属性指定ファイルにもとづいて属性が入力ま
   たは出力の変換データに対して外部専用メモリの番地割
   付をするレベル１の番地割付手段と、 実在のレジスタを最大限に使用するように中間言語の最
   適組み換えをするとともに実在レジスタの割付をするレ
   ベル２の番地割付手段と、 属性指定ファイルにもとづいて属性が定数または仮変数
   の変換データに対して、内部のオンチップメモリの番地
   割付をするレベル３の番地割付手段と、 レベル３の番地割付でオンチップメモリに割り付けられ
   ずに残った定数または仮変数の変換データに対して、外
   部専用メモリの番地割付をするレベル４の番地割付手段
   と、 レベル３、４の番地割付で番地が割り付けられた定数ま
   たは仮変数の変換データに対して、メモリアクセス回数
   が最少でありかつアクセス時間が最短となるようにメモ
   リおよび番地を相互に組み換える手段と、 メモリおよび番地の割付および組み換えがすんだ中間言
   語をニーモニック言語に書き換える手段と、 書き換えられたニーモニック言語をクロスアセンブラを
   用いて計算機プログラムに変換する手段と、 を備えたことを特徴とするアセンブラ変換装置。