RU184683U1

RU184683U1 - ETHERNET POWERLINK NETWORK RESINCHRONIZER

Info

Publication number: RU184683U1
Application number: RU2018127407U
Authority: RU
Inventors: Алексей Михайлович Романов
Priority date: 2018-07-26
Filing date: 2018-07-26
Publication date: 2018-11-02

Abstract

Полезная модель относится к области промышленных систем связи реального времени, а именно к ресинхронизатору сети Ethernet POWERLINK, который включает в себя приемник канала ретрансляции ведомых устройств, подключенный к блоку памяти канала ретрансляции ведомых устройств, подключенный к коммутатору канала ретрансляции ведомых устройств, выход которого подключен к передатчику канала ретрансляции ведомых устройств, а второй вход - к блоку формирования SoC пакетов, выход которого также подключен к коммутатору канала ретрансляции ведущего устройства, а вход - к блоку управления ресинхронизацией, который также подключен к блоку таймеров и детектору SoC пакетов, вход которого подключен к приемнику канала ретрансляции ведущего устройства, выход которого также подключен к блоку памяти канала ретрансляции ведущего устройства, вход разрешения которого также подключен к выходу разрешения детектора SoC пакетов, а выход блока памяти канала ретрансляции ведущего устройства подключен к коммутатору канала ретрансляции ведущего устройства, выход которого подключен к передатчику канала ретрансляции ведущего устройства. Полезная модель обеспечивает снижение флуктуаций периода формирования пакетов SoC (согласно стандарту IEEE 61158) в сети Ethernet POWERLINK.The utility model relates to the field of industrial real-time communication systems, namely to the Ethernet POWERLINK network resynchronizer, which includes a slave relay channel receiver, connected to the slave relay channel memory block, connected to the slave relay channel switch, the output of which is connected to the slave relay channel transmitter, and the second input to the SoC packet generation unit, the output of which is also connected to the relay channel relay of the master device tva, and the input is to the resynchronization control unit, which is also connected to the timer block and the SoC packet detector, whose input is connected to the receiver relay channel of the master device, the output of which is also connected to the relay channel memory block of the master device, whose enable input is also connected to the output permissions of the detector of SoC packets, and the output of the memory block of the relay channel of the master device is connected to the switch of the relay channel of the master device, the output of which is connected to the transmitter of the relay channel The host device. The utility model reduces the fluctuation of the period of SoC packet formation (according to IEEE 61158) in an Ethernet POWERLINK network.

Description

Полезная модель относится к области промышленных систем связи реального времени и может быть использована в различных областях науки и промышленности при создании устройств управления, распределенных систем ввода/вывода и электроприводов.The utility model relates to the field of industrial real-time communication systems and can be used in various fields of science and industry to create control devices, distributed input / output systems and electric drives.

Из существующего уровня техники известно ведущее устройство сети Ethernet POWERLINK, построенное с использованием операционной системы Linux и стэка протоколов openPOWERLINK [электронный ресурс: openpowerlink.sourceforge.net/web/]. Такое устройство представляет из себя персональный или встраиваемый компьютер, оснащенный сетевой картой, работающий под управлением операционной системой Linux, на котором запущенно программное приложение, использующее для информационного обмена стэк протоколов openPOWERLINK.The leading device of the Ethernet POWERLINK network, constructed using the Linux operating system and the protocol stack openPOWERLINK [electronic resource: openpowerlink.sourceforge.net/web/], is known from the prior art. Such a device is a personal or embedded computer equipped with a network card that runs under the Linux operating system and runs a software application that uses openPOWERLINK protocol stacks for information exchange.

Недостатком данного устройства является высокой уровень флуктуаций периода формирования пакетов SoC (согласно стандарту IEEE 61158) в сети Ethernet POWERLINK, вызванный неопределенностью длительности исполнения операций в операционной системе Linux и, в частности, в драйверах сетевых карт для данной операционной системы.The disadvantage of this device is the high level of fluctuations in the period of formation of SoC packets (according to the IEEE 61158 standard) in the Ethernet POWERLINK network, caused by the uncertainty of the duration of operations in the Linux operating system and, in particular, in network card drivers for this operating system.

Предлагаемая полезная модель направлена на решение технической задачи по устранению указанного недостатка.The proposed utility model is aimed at solving the technical problem of eliminating this drawback.

Достигаемый при этом технический результат заключается в снижении флуктуаций периода формирования пакетов SoC (согласно стандарту IEEE 61158) в сети Ethernet POWERLINK.The technical result achieved in this case is to reduce fluctuations in the period of formation of SoC packets (according to the IEEE 61158 standard) in an Ethernet POWERLINK network.

Технический результат достигается тем, что ресинхронизатор сети Ethernet POWERLINK включает в себя приемник канала ретрансляции ведомых устройств, подключенный к блоку памяти канала ретрансляции ведомых устройств, подключенный к коммутатору канала ретрансляции ведомых устройств, выход которого подключен к передатчику канала ретрансляции ведомых устройств, а второй вход - к блоку формирования SoC пакетов, выход которого также подключен к коммутатору канала ретрансляции ведущего устройства, а вход - к блоку управления ресинхронизацией, который также подключен к блоку таймеров и детектору SoC пакетов, вход которого подключен к приемнику канала ретрансляции ведущего устройства, выход которого также подключен к блоку памяти канала ретрансляции ведущего устройства, вход разрешения которого также подключен к выходу разрешения детектора SoC пакетов, а выход блока памяти канала ретрансляции ведущего устройства подключен к коммутатору канала ретрансляции ведущего устройства, выход которого подключен к передатчику канала ретрансляции ведущего устройства.The technical result is achieved by the fact that the POWERLINK Ethernet network resynchronizer includes a slave relay channel receiver connected to the slave relay channel memory block, connected to the slave relay channel switch, the output of which is connected to the slave relay channel transmitter, and the second input to the SoC packet generation unit, the output of which is also connected to the relay relay channel of the master device, and the input to the resynchronization control unit, which It is also connected to the timer block and the SoC packet detector, the input of which is connected to the receiver relay channel receiver, the output of which is also connected to the relay channel memory block of the master device, whose permission input is also connected to the resolution output of the SoC packet detector, and the output of the relay channel memory block the master device is connected to the relay channel switch of the master device, the output of which is connected to the relay channel transmitter of the master device.

Указанные признаки полезной модели являются существенными и совокупность этих признаков достаточна для получения требуемого технического результата.These features of the utility model are significant and the combination of these features is sufficient to obtain the desired technical result.

Полезная модель поясняется следующими чертежами.The utility model is illustrated by the following drawings.

На фиг. 1 показана блок-схема заявляемой полезной модели. Она содержит передатчик канала ретрансляции ведомых устройств 1, коммутатор канала ретрансляции ведомых устройств 2, блок памяти канала ретрансляции ведомых устройств 3, приемник канала ретрансляции ведомых устройств 4, приемник канала ретрансляции ведущего устройства 5, блок памяти канала ретрансляции ведущего устройства 6, коммутатор канала ретрансляции ведущего устройства 7, передатчик канала ретрансляции ведущего устройства 8, детектор SoC пакетов 9, блок управления ресинхронизацией 10, блок формирования SoC пакетов 11, блок таймеров 12.In FIG. 1 shows a block diagram of the claimed utility model. It contains the slave relay channel transmitter 1, the slave relay channel switch 2, the slave relay channel memory block 3, the slave relay channel receiver 4, the master relay channel receiver 5, the master relay channel memory block 6, the master relay channel switch device 7, the relay channel of the relay of the master device 8, the SoC detector of packets 9, the resynchronization control unit 10, the SoC packet generation unit 11, the timer unit 12.

Работает устройство следующим образом. Устройство устанавливается в разрыв линии связи между ведомыми устройствами и ведущим устройством сети Ethernet POWERLINK, построенным с использованием операционной системы Linux и стэка протоколов openPOWERLINK. Полезная модель соединяется с ними либо напрямую по интерфейсу RMII, либо через микросхемы физического уровня сети Ethernet, с которыми соединяется по интерфейсу RMII. При получении данных приемник канала ретрансляции ведомых устройств 4 детектирует преамбулу Ethernet пакета и все данные после нее объединяет в байты, которые записываются в блок памяти канала ретрансляции ведомых устройств 3, где они дополняются новой преамбулой, а после автоматически вычитываются и передаются на вход коммутатора канала ретрансляции ведомых устройств 2. Если в тот же самый момент на вход коммутатора канала ретрансляции ведомых устройств 2 не поступают данные от блока формирования SoC пакетов 11, то коммутатор канала ретрансляции ведомых устройств 2 автоматически передает данные, прочитанные из блока памяти канала ретрансляции ведомых устройств 3, на передатчик канала ретрансляции ведомых устройств 1, который отправляет их на вход ведущего устройства сети Ethernet POWERLINK. Если же на вход коммутатора канала ретрансляции ведомых устройств 2 поступают данные от блока формирования SoC пакетов 11, то они имеют приоритет и передаются на вход передатчика канала ретрансляции ведомых устройств 1, в то время как вычитывание данных из блока памяти канала ретрансляции ведомых устройств 3 приостанавливается до момента окончания отправки данных от блока формирования SoC пакетов 11. При получении данных приемник канала ретрансляции ведущего устройства 5 детектирует преамбулу Ethernet пакета и все данные после нее объединяет в байты, которые записываются в блок памяти канала ретрансляции ведущего устройства 6, где они дополняются новой преамбулой и в случае наличия разрешения, полученного от детектора SoC пакетов 9, автоматически вычитываются и передаются на вход коммутатора канала ретрансляции ведущего устройства 7. Если в тот же самый момент на вход коммутатора канала ретрансляции ведущего устройства 7 не поступают данные от блока формирования SoC пакетов 11, то коммутатор канала ретрансляции ведущего устройства 7 автоматически передает данные, прочитанные из блока памяти канала ретрансляции ведущего устройства 6, на передатчик канала ретрансляции ведущего устройства 8, который отправляет их на вход ведомых устройств сети Ethernet POWERLINK. Если же на вход коммутатора канала ретрансляции ведущего устройства 7 поступают данные от блока формирования SoC пакетов 11, то они имеют приоритет и передаются на вход передатчика канала ретрансляции ведущего устройства 8, в то время как вычитывание данных из блока памяти канала ретрансляции ведущего устройства 6 приостанавливается до момента окончания отправки данных от блока формирования SoC пакетов 11. Детектор SoC пакетов 9 подключается на выход приемника канала ретрансляции ведущего устройства 5 параллельно с блоком памяти канала ретрансляции ведущего устройства 6 и «на лету» осуществляет автоматическое определение и разбор данных из SoC пакета согласно стандарту IEEE 61158. В случае детектирования SoC пакетов, детектор SoC пакетов 9 снимает разрешение, выдаваемое на вход блока памяти канала ретрансляции ведущего устройства 6, и тем самым предотвращая его автоматическую ретрансляцию ведущим устройствам. В случае же, если детектор SoC пакетов 9 определяет, что входящий пакет имеет другой тип, то он выставляет разрешение на вход блока памяти канала ретрансляции ведущего устройства 6, обеспечивая тем самым прямую ретрансляцию принимаемого пакета ведомым устройствам. Данные, полученные из SoC пакета, передаются от детектора SoC пакетов 9 на вход блока управления ресинхронизацией 10, который представляет из себя аппаратно реализованный конечный автомат, работающий по следующему алгоритму. Если в течение времени, равного трем и более циклам информационного обмена сети Ethernet POWERLINK, детектор SoC пакетов 9 не определял SoC пакет, то через T_mj после его приема на вход блока формирования SoC пакетов 11 отдается команда по формированию и отправке SoC пакета, где T_mj - максимальная оценка уровня флуктуаций периода цикла Ethernet POWERLINK на выходе ведущего устройства. Если в течение времени, равного трем циклам информационного обмена сети Ethernet POWERLINK, детектор SoC пакетов 9 получал SoC пакет от ведущего устройства, то команда на формирование и отправку SoC пакета на вход блока формирования SoC пакетов 11 отдается через T_cycle после предыдущей аналогичной команды, сформированной на блок формирования SoC пакетов 11, где T_cycle - длительность одного циклам сети Ethernet POWERLINK. Отсчет периодов времени T_cycle и T_mj осуществляется блоком таймеров 12. Блок формирования SoC пакетов 11 побайтно формирует на входах коммутаторов 2 и 7 SoC пакет согласно стандарту IEEE 61158 по команде блока управления ресинхронизацией 10.The device operates as follows. The device is installed in the disconnection of the communication line between the slave devices and the POWERLINK Ethernet network master, built using the Linux operating system and the openPOWERLINK protocol stack. The utility model is connected to them either directly via the RMII interface, or via physical layer microcircuits of the Ethernet network, with which it is connected via the RMII interface. Upon receipt of data, the receiver of the relay channel of the slave devices 4 detects the Ethernet preamble of the packet and combines all the data after it into bytes, which are written into the memory block of the relay channel of the slave devices 3, where they are supplemented with a new preamble, and after that they are automatically read and transmitted to the input of the relay channel switch slave devices 2. If at the same moment no data from the SoC packet generation unit 11 is received at the input of the relay channel relay channel 2 switch, then the relay channel switch Slave devices 2 automatically transfers the data read from the memory block of the relay channel of the slave devices 3 to the transmitter of the relay channel of the slave devices 1, which sends them to the input of the Ethernet POWERLINK network master. If, on the input of the switch of the relay channel of the slave devices 2, data is received from the SoC forming unit 11, then they have priority and are transmitted to the input of the transmitter of the relay channel of the slaves 1, while the reading of the data from the memory block of the relay channel of the slaves 3 is stopped until the moment the data is sent from the SoC packet generation unit 11. Upon receipt of the data, the receiver relay channel of the master device 5 detects the Ethernet packet preamble and combines all the data after it into b The utilities that are recorded in the memory block of the relay channel of the master device 6, where they are supplemented with a new preamble and, if there is permission received from the SoC detector of packets 9, are automatically read and transmitted to the input of the relay channel channel of the master device 7. If at the same moment the input of the relay channel channel of the master device 7 does not receive data from the SoC forming unit 11, then the relay channel channel switch of the master device 7 automatically transmits data read from the block a memory channel relaying master device 6 for the channel transmitter master relay 8, which sends them to the input of the slave Ethernet POWERLINK network devices. If the input of the relay channel of the relay of the master device 7 receives data from the SoC forming unit 11, then they have priority and are transmitted to the input of the transmitter of the relay channel of the master 8, while the reading of the data from the memory block of the relay channel of the master 6 is suspended until the moment the data is sent from the SoC packet generation unit 11. The SoC packet detector 9 is connected to the output of the relay channel of the master device 5 in parallel with the memory block of the retran channel of the host device 6 and on the fly automatically detects and parses data from the SoC packet according to the IEEE 61158 standard. In the case of detecting SoC packets, the SoC packet detector 9 removes the resolution issued to the input of the memory block of the relay channel of the host device 6, and thereby preventing it from automatically relaying to host devices. In the event that the packet SoC detector 9 determines that the incoming packet is of a different type, it sets the input permission of the relay channel memory block of the master device 6, thereby providing direct relay of the received packet to the slave devices. Data obtained from the SoC packet is transmitted from the SoC packet detector 9 to the input of the resynchronization control unit 10, which is a hardware-implemented state machine operating according to the following algorithm. If, over a period of three or more cycles of information exchange of the Ethernet POWERLINK network, the SoC packet detector 9 did not detect the SoC packet, then after T _mj, after receiving it, the SoC packet generation and sending command is given to the input of the SoC packet generation block 11, where T _mj - maximum estimate of the fluctuation level of the Ethernet POWERLINK cycle period at the output of the master device. If, over a period of three cycles of Ethernet POWERLINK data exchange, the SoC packet detector 9 received the SoC packet from the host device, then the command to generate and send the SoC packet to the input of the SoC packet generation block 11 is given through T _cycle after the previous similar command generated to the SoC packet forming unit 11, where T _cycle is the duration of one Ethernet POWERLINK network cycle. The counting of the time periods T _cycle and T _{mj is} carried out by the block of timers 12. The block for generating SoC packets 11 bytes at the inputs of the switches 2 and 7 of the SoC packet according to the IEEE 61158 standard by the command of the resynchronization control unit 10.

Работоспособность полезной модели была проверена на макете, который наглядно продемонстрировал получение требуемого технического результата. Предложенное устройство было реализовано при помощи отладочной платы Digilent Nexys 2, оснащенной программируемой логической интегральной схемой (ПЛИС) Xilinx Spartan 3Е, работающей с тактовой частотой 50 МГц, и двух микросхем физического уровня сети Ethernet LAN8720. Устройство было подключено к ведущему устройству сети Ethernet POWERLINK на базе компьютера, оснащенного процессором Intel Atom N450 с тактовой частотой 1,66 ГГц, 2 Гб оперативной памяти и сетевым адаптером Realtek RTL8191E. Данный компьютер работал под управлением операционной системы Linux с программным обеспечением информационного обмена на базе стэка протоколов openPOWERLINK. В качестве ведомых устройств использовались модули дискретного вывода B&R X20DO9322, подключенные к сети Ethernet POWERLINK при помощи контроллеров шины B&R Х20ВС0083.The efficiency of the utility model was tested on the layout, which clearly demonstrated the receipt of the required technical result. The proposed device was implemented using a Digilent Nexys 2 debug board equipped with a Xilinx Spartan 3E programmable logic integrated circuit (FPGA) operating at a clock frequency of 50 MHz and two physical layer chips of the Ethernet LAN8720 network. The device was connected to a POWERLINK Ethernet host device based on a computer equipped with an Intel Atom N450 processor with a clock frequency of 1.66 GHz, 2 GB of RAM and a Realtek RTL8191E network adapter. This computer was running a Linux operating system with information exchange software based on the openPOWERLINK protocol stack. The B&R X20DO9322 discrete output modules connected to the Ethernet POWERLINK network using the B&R X20BC0083 bus controllers were used as slaves.

Для оценки временных характеристик работы полезной модели к ее входам и выходам был подключен анализатор пакетов Ethernet POWERLINK на базе ПЛИС, который менял состояние двух дискретных выходов 3.3В. Первый дискретный выход (С1) менялся каждый раз, когда на полезную модель приходил SoC пакет от ведущего устройства, а второй выход (С2) менялся всякий раз, когда SoC пакет отправляла полезная модель. Оба дискретных выхода анализировались при помощи цифрового осциллографа LeCroy WaveRunner WR 610Zi, который был настроен на наложение нескольких последовательных периодов сигнала на одной осциллограмме (фиг. 2). Как видно из фиг. 2, период времени приема SoC пакетов от ведущего устройства постоянно меняется, что выражается в утолщениях на фронтах дискретного сигнала С1, в то время как аналогичные утолщения на фронтах сигнала С2, соответствующего SoC пакетам, формируемым полезной моделью, отсутствуют, что говорит о постоянстве периода их отправки. Максимальный уровень флуктуаций моментов времени изменения выходного сигнала на выходах подключенных к полезной модели ведомых устройств B&R Х20ВС0083 составил 12 мкс, в то время как при использовании того же ведущего устройства сети без применения предлагаемого ресинхронизатора сети Ethernet POWERLINK этот параметр составил 496 мкс. Таким образом, использование настоящей полезной модели позволило снизить флуктуации периода формирования пакетов SoC более чем в 40 раз, что говорит о достижении заявленного технического результата.To evaluate the time characteristics of the utility model, an FPGA-based Ethernet POWERLINK packet analyzer was connected to its inputs and outputs, which changed the state of two 3.3V discrete outputs. The first discrete output (C1) changed every time a SoC packet came from the host device to the utility model, and the second output (C2) changed every time the utility model sent SoC packet. Both discrete outputs were analyzed using a LeCroy WaveRunner WR 610Zi digital oscilloscope, which was configured to superimpose several successive signal periods on a single waveform (Fig. 2). As can be seen from FIG. 2, the time period for receiving SoC packets from the host device is constantly changing, which is expressed in thickenings on the edges of the discrete signal C1, while there are no similar thickenings on the edges of the signal C2 corresponding to the SoC packets formed by the utility model, which indicates their constancy sending. The maximum level of fluctuations in the moments of time of the change in the output signal at the outputs of the B&R X20BC0083 slaves connected to the utility model was 12 μs, while when using the same network master without using the proposed Ethernet POWERLINK network resynchronizer, this parameter was 496 μs. Thus, the use of this utility model allowed us to reduce fluctuations in the period of formation of SoC packets by more than 40 times, which indicates the achievement of the claimed technical result.

Claims

A POWERLINK Ethernet network resynchronizer, including a slave relay channel receiver, connected to a slave relay channel memory block, connected to a slave relay channel switch, the output of which is connected to the slave relay channel transmitter, and the second input to the SoC packet generation unit the output of which is also connected to the relay switch channel of the master device, and the input to the resynchronization control unit, which is also connected to the timer unit and the detector ru SoC packets, the input of which is connected to the receiver relay channel of the master device, the output of which is also connected to the memory block of the relay channel of the master device, whose enable input is also connected to the resolution output of the SoC packet detector, and the output of the relay channel channel memory block is connected to the channel switch relay of the master device, the output of which is connected to the transmitter of the relay channel of the master device.