RU182101U1 - Элемент памяти на основе ассиметричных мемристорных наноструктур - Google Patents
Элемент памяти на основе ассиметричных мемристорных наноструктур Download PDFInfo
- Publication number
- RU182101U1 RU182101U1 RU2018112923U RU2018112923U RU182101U1 RU 182101 U1 RU182101 U1 RU 182101U1 RU 2018112923 U RU2018112923 U RU 2018112923U RU 2018112923 U RU2018112923 U RU 2018112923U RU 182101 U1 RU182101 U1 RU 182101U1
- Authority
- RU
- Russia
- Prior art keywords
- storage layer
- memory element
- asymmetric
- nanostructures
- memristor
- Prior art date
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
- B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
Abstract
Полезная модель относится к области электроники и вычислительной техники, конкретно к электрически перепрограммируемым запоминающим устройствам, и может быть использована при создании интегральных схем с наноразмерными элементами памяти. Элемент памяти на основе асимметричных мемристорных наноструктур состоит из изолирующей подложки, нижнего проводящего контакта, запоминающего слоя и верхнего проводящего контакта. При этом запоминающий слой выполнен в виде асимметричных мемристорных наноструктур, имеющих форму усеченного конуса. Технический результат заключается в увеличении быстродействия элемента памяти. 3 ил.
Description
Предлагаемая полезная модель относится к области электроники и вычислительной техники, конкретно к электрически перепрограммируемым запоминающим устройствам, и может быть использована при создании интегральных схем с наноразмерными элементами памяти.
Известен аналог заявляемого объекта «Resistive memory cell with trench-shaped bottom electrode» [CN Патент №105027312 (А) от 4 ноября 2015], содержащий элемент памяти, выполненный из нижнего контакта, имеющего швеллерный профиль, запоминающего слоя, и верхнего контакта, имеющего балочный профиль. Принцип работы элемента памяти основан на переключении сопротивления запоминающего слоя при приложении внешнего электрического поля за счет перераспределения концентрации ионов металла по объему запоминающего слоя.
Данная конструкция позволяет уменьшить напряжение переключения и увеличить количество циклов перезаписи информации элемента памяти за счет локализации области переключения сопротивления в запоминающем слое с помощью нижнего контакта, имеющего швеллерный профиль.
Признаками аналога, совпадающими с существенными признаками заявляемого объекта, являются: изолирующая подложка, нижний и верхний контакты, запоминающий слой.
Причинами, препятствующими достижению технического результата, являются: формирование нижнего контакта, имеющего швеллерный профиль.
Известен аналог заявляемого объекта «Resistive memory cell having a spacer region for reduced conductive path area/enhanced electric field)) [TW Патент №201633579 (А) от 16 сентября 2016], содержащий элемент памяти, выполненный из нижнего контакта, запоминающего слоя, спейсерного слоя и верхнего контакта. Принцип работы ячейки памяти основан на переключении сопротивления запоминающего слоя из электролита при приложении внешнего электрического поля за счет перераспределения концентрации ионов металла по объему запоминающего слоя.
Данная конструкция позволяет увеличить время хранения информации и увеличить количество циклов перезаписи информации элемента памяти за счет локализации области переключения сопротивления в запоминающем слое с помощью спейсера.
Признаками аналога, совпадающими с существенными признаками заявляемого объекта, являются: изолирующая подложка, нижний и верхний контакты, запоминающий слой.
Причинами, препятствующими достижению технического результата, являются: изготовление наноразмерной области переключения сопротивления в запоминающем слое с помощью спейсера.
Из известных аналогов наиболее близким по технической сущности к заявляемому объекту является «Sidewall-Туре Memory Cell» [US Патент №2016380192 (А1) от 29 декабря 2016], содержащий ячейку энергонезависимой резистивной памяти, выполненной в виде запоминающего слоя, расположенной между нижним и верхним контактами таким образом, что наноразмерные каналы проводимости формируются через пленку запоминающего слоя между нижним контактом и боковой стенкой верхнего контакта. Принцип работы ячейки памяти основан на переключении сопротивления пленки запоминающего слоя при приложении внешнего электрического поля за счет перераспределения концентрации ионов металла по объему пленки запоминающего слоя.
Данная конструкция позволяет увеличить количество циклов перезаписи информации энергонезависимой резистивной памяти за счет локализации области переключения сопротивления в запоминающем слое с помощью спейсера.
Признаками аналога, совпадающими с существенными признаками заявляемого объекта, являются: изолирующая подложка, нижний и верхний контакты, запоминающий слой.
Причинами, препятствующими достижению технического результата, являются: формирование верхнего контакта, расположенного относительно подложки под точным углом.
Задача предполагаемой полезной модели - увеличить быстродействие элемента памяти за счет того, что запоминающий слой выполнен в виде асимметричных мемристорных наноструктур с формой усеченного конуса, расположенного между нижним и верхним проводящими контактами.
Технический результат достигается за счет: формирования элемента памяти на основе асимметричных мемристорных наноструктур с формой усеченного конуса с целью сокращения числа токопроводящих каналов в объеме запоминающего слоя, что позволяет увеличить быстродействие элемента памяти.
Для достижения необходимого технического результата предложен элемент памяти на основе асимметричных мемристорных наноструктур, состоящий из * изолированной подложки, нижнего проводящего контакта, запоминающего слоя и верхнего проводящего контакта, отличающийся тем, что запоминающий слой выполнен в виде асимметричных мемристорных наноструктур, имеющих форму усеченного конуса.
На Фиг. 1 приведен общий вид элемента памяти на основе асимметричных мемристорных наноструктур с формой усеченного конуса. На Фиг. 2 и Фиг. 3 приведены сечения элемента памяти на основе асимметричных мемристорных наноструктур с формой усеченного конуса.
Элемент памяти (Фиг. 1) содержит изолирующую подложку 1, нижний проводящий контакт 2, запоминающий слой в виде асимметричных мемристорных наноструктур, имеющих форму усеченного конуса 3, и верхний проводящий контакт 4.
Работает элемент памяти следующим образом.
При приложении внешнего электрического поля между нижним 2 и верхним 4 контактами в объеме запоминающего слоя 3 образуются токопроводящие каналы. При этом сопротивление запоминающего слоя резко уменьшается, и элемент памяти переключается в состояние низкого сопротивления. При приложении внешнего электрического поля противоположной полярности происходит разрушение токопроводящих каналов. При этом сопротивление запоминающего слоя увеличивается, и элемент памяти переключается в состояние высокого сопротивления. Быстродействие элемента памяти зависит от разброса токопроводящих каналов в запоминающем слое, а, следовательно, и от объема запоминающего слоя, в пределах которого происходит переключение сопротивления. Таким образом, локализация токопроводящих каналов путем формирования элемента памяти на основе асимметричных мемристорных наноструктур с формой усеченного конуса позволяет увеличить быстродействие элемента памяти.
Таким образом, предлагаемая полезная модель представляет собой элемент памяти на основе асимметричных мемристорных наноструктур с формой усеченного конуса, позволяющий проводить операции записи, считывания и стирания информации.
Таким образом, по сравнению с аналогичными устройствами, предлагаемый элемент памяти на основе асимметричных мемристорных наноструктур с формой усеченного конуса позволяет увеличить быстродействие элемента памяти за счет того, что запоминающий слой выполнен в виде асимметричных мемристорных наноструктур, имеющих форму усеченного конуса.
Claims (1)
- Элемент памяти на основе асимметричных мемристорных наноструктур, состоящий из изолирующей подложки, нижнего проводящего контакта, запоминающего слоя и верхнего проводящего контакта, отличающийся тем, что запоминающий слой выполнен в виде асимметричных мемристорных наноструктур, имеющих форму усеченного конуса.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2018112923U RU182101U1 (ru) | 2018-04-09 | 2018-04-09 | Элемент памяти на основе ассиметричных мемристорных наноструктур |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2018112923U RU182101U1 (ru) | 2018-04-09 | 2018-04-09 | Элемент памяти на основе ассиметричных мемристорных наноструктур |
Publications (1)
Publication Number | Publication Date |
---|---|
RU182101U1 true RU182101U1 (ru) | 2018-08-03 |
Family
ID=63142071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2018112923U RU182101U1 (ru) | 2018-04-09 | 2018-04-09 | Элемент памяти на основе ассиметричных мемристорных наноструктур |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU182101U1 (ru) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050243630A1 (en) * | 2003-12-08 | 2005-11-03 | Sharp Laboratories Of America, Inc. | Memory cell with an asymmetrical area |
RU148262U1 (ru) * | 2014-03-27 | 2014-11-27 | Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Южный федеральный университет" (Южный федеральный университет) | Элемент памяти на основе мемристорных наноструктур |
RU2602765C1 (ru) * | 2015-09-03 | 2016-11-20 | Федеральное государственное бюджетное учреждение науки Институт физики полупроводников им. А.В. Ржанова Сибирского отделения Российской академии наук (ИФП СО РАН) | Мемристорный элемент памяти |
US20160380192A1 (en) * | 2013-03-13 | 2016-12-29 | Microchip Technology Incorporated | Sidewall-Type Memory Cell |
-
2018
- 2018-04-09 RU RU2018112923U patent/RU182101U1/ru not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050243630A1 (en) * | 2003-12-08 | 2005-11-03 | Sharp Laboratories Of America, Inc. | Memory cell with an asymmetrical area |
US20160380192A1 (en) * | 2013-03-13 | 2016-12-29 | Microchip Technology Incorporated | Sidewall-Type Memory Cell |
RU148262U1 (ru) * | 2014-03-27 | 2014-11-27 | Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Южный федеральный университет" (Южный федеральный университет) | Элемент памяти на основе мемристорных наноструктур |
RU2602765C1 (ru) * | 2015-09-03 | 2016-11-20 | Федеральное государственное бюджетное учреждение науки Институт физики полупроводников им. А.В. Ржанова Сибирского отделения Российской академии наук (ИФП СО РАН) | Мемристорный элемент памяти |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101934015B1 (ko) | 비-선형 엘러먼트를 갖는 스위칭 디바이스 | |
KR101726460B1 (ko) | 수직의 비트 라인들을 가지는 재프로그래밍 가능한 비휘발성 메모리 요소의 3차원 어레이 | |
KR100764343B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
KR102359067B1 (ko) | 메모리 회로 | |
KR20200138412A (ko) | 트랜지스터, 트랜지스터의 어레이, 커패시터 및 고도방향으로 연장된 트랜지스터를 개별적으로 포함하는 메모리 셀의 어레이, 및 트랜지스터의 어레이를 형성하는 방법 | |
US20160141337A1 (en) | Memory array having divided apart bit lines and partially divided bit line selector switches | |
US11282895B2 (en) | Split pillar architectures for memory devices | |
US8860003B2 (en) | Resistive memory device and fabrication method thereof | |
JP7071590B2 (ja) | 電場を利用した電流経路制御方法及び電子素子 | |
CN105940516A (zh) | 具有减少的传导路径区域的电阻式存储器单元 | |
US20120305878A1 (en) | Resistive switching memory device | |
JP2002110825A5 (ru) | ||
JP2007294592A (ja) | 記憶装置の駆動方法 | |
RU182101U1 (ru) | Элемент памяти на основе ассиметричных мемристорных наноструктур | |
JP6196623B2 (ja) | 抵抗変化メモリ素子 | |
CN105575991B (zh) | 记忆体结构及形成记忆体结构的方法 | |
KR20130102085A (ko) | 비휘발성 메모리 셀을 포함하는 집적 회로 및 비휘발성 메모리 셀 형성 방법 | |
US20170317141A1 (en) | Nonvolatile schottky barrier memory transistor | |
RU148262U1 (ru) | Элемент памяти на основе мемристорных наноструктур | |
RU159171U1 (ru) | Элемент памяти на основе наноразмерной структуры | |
KR102111526B1 (ko) | 셀렉터 포함 메모리 소자 | |
CN108155191B (zh) | 一种多值阻变型非易失性存储器及其操作方法 | |
KR101100422B1 (ko) | 저항 디램 소자 및 그 동작 방법 | |
CN108091656B (zh) | 一种阻变型非易失性存储器及其操作方法 | |
RU160315U1 (ru) | Элемент памяти на основе вертикально ориентированных углеродных нанотрубок |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM9K | Utility model has become invalid (non-payment of fees) |
Effective date: 20200410 |