RU1815797C - Цифровой фильтр - Google Patents

Abstract

Изобретение относитс  к автоматике, вычислительной и измерительной технике. Его использование в системах сжати  данных и обработки изображений, коррел ционного и спектрального анализа позвол ет расширить функциональные возможности фильтра за счет определени  числа нулей высоких пор дков повторно-суммарных и повторно-разностно-суммарных входных сигналов на интервале реализации. Цифровой фильтр содержит блок 1 центрировани , счетчик 2 интервала реализации, вычислительные блоки 3, блок 5.1 сравнени  и блоки 6, 7 мультиплексировани . Поставленна  цель достигаетс  благодар  введению вычислительных блоков 4, блоков 5 сравнени  и источника 8 логической единицы, а также специфического выполнени  вычислительных блоков и блоков сравнени . 3 з.п.ф-лы, бил.

Description

Изобретение относитс  к автоматике, вычислительной и измерительной технике и может быть использовано, например, в системах сжати  данных и обработки изображений , коррел ционного и спектрального анализа и т.п.

Цель изобретени  - расширение функциональных возможностей цифрового фильтра за счет определени  числа нулей высоких пор дков повторно-суммарных и повторно-разностно-суммарных входных сигналов на интервале реализации.

На фиг.1 приведена структурна  схема цифрового фильтра, на фиг.2 - выполнение вычислительного блока 3.1, на фиг.З - выполнение вычислительного блока 3.2, на фиг,4 и 5 - выполнение вычислительных блоков 3.3... З.М и 4,1 ... 4.К соответственно, на фиг.б - выполнение блоков 5 сравнени .

Цифровой фильтр содержит (фиг.1): блок 1 центрировани , счетчик 2 интервала реализации, вычислительные блоки 3.1 ... З.М, вычислительные блоки 4.1 ... 4.К (на фиг.1 , ), блоки 5.1... 5.(М+К) сравнени , первый 6 и второй 7 блоки мультиплексировани , источник 8 логической единицы. На фиг.1 обозначены: информационный вход 9 фильтра., тактовый вход 0, управл ющий вход 11, перва  и втора  группа информационных выходов 12.1 ... 12.М и 12.(М+1) ... 12.(М+К) фильтра, (М+К+1 -ые информав- ционные выходы 13 фильтра, входы 14.1.1...

14.(М+К).1 и 14.1.2 ... 14.(М+К).2 сравнени , перва  группа контрольных выходов 15.1 ...

15.М фильтра, втора  группа контрольных выходов 15.(М+1) ...15.{М+К) фильтра.

Вычислительный блок 3.1 содержит (фиг.2): компаратор 16 нул , первый 17 и второй 18 выделители переднего фронта, выделитель 19 заднего фронта, элемент 20 ИЛИ, счетчик импульсов 21, выходной буферный регистр 22, информационный вход 23, тактовый вход 24, первый и вторые информационны выходы 25 и 26 блока.

Вычислительный блок 3.2 содержит (фиг.З): многоуровневый дельта-модул тор 27, первый 17 и второй 18 выделители переднего фронта, выделитель 19 заднего фронта , элемент 20 ИЛИ, счетчик 21 импульсов, выходной буферный регистр 22, информационные входы 28, первый 29 и второй 30 тактовые входы, первые выходы 31 (дельта- модулированного сигнала), вторые выходы 32 (импульсно-кодово-модулированого сигнала ), информационные выходы 33.

Вычислительный блок 3.I, .M, содержит (фиг.4): входной буферный регистр 34, вычитатель 35, первый 17 и второй 18 выделители переднего фронта, выделитель 19 заднего фронта, элемент 20 ИЛИ, счетчик 21

импульсов, выходной буферный регистр 22, информационные входы 36, первый 37и второй 38 тактовые входы, первые и вторые информационные выходы 39 и 40.

Вычислительный блок 4.J, ,K, содержит (фиг.5): входной буферный регистр 34, сумматор 41, первый 17 и второй 18 выделители переднего фронта, выделитель 19 заднего фронта, элемент 20 ИЛИ, счетчик

импульсов 21, выходной буферный регистр

22. информационные входы 42, первый 43 и второй 44 тактовые входы, первые и вторые информационные выходы 45 и 46.

Блок 5 сравнени  (фиг.б) содержит; пер5 вый 47 и второй 48 элементы сравнени , элемент 49 И, первые 50, вторые 51.1 и третьи 51.2 информационные входы, управл ющий вход 52, выход 53.

Многоуровневый дельта-модул тор 27 в

0 блоке 3.2 имеет нечетное число уровней квантовани .

Вход блока 1 центрировани   вл етс  информационным входом 19 фильтра, выход блока 1 соединен с входом 23 компара5 тора 16 нул  вычислительного блока 3.1, выход 25 которого, подключенный ко входу

23. соединен с информационным входом 28 многоуровневого Дельта-модул тора 27 вычислительного блока 3.2. В каждом вычисли0 тельном блоке 3 и 4 входы первого выделител  17 переднего фронта и выделител  19 заднего фронта объединены, а выходы соединены с входами элемента 20 ИЛИ, выход которого соединен со счетным вхо5 дом счетчика 21 импульсов, выходы которого соединены с информационными входами выходного буферного регистра 22. Вход обнулени  счетчика 21 импульсов подключен к выходу второго выделител  18 переднего

0 фронта, вход 24 в блоке 3.1. 30 в блоке 3.2, 38 в блоке 3.3 и 44 в блоке 4 которого объединен с тактовым входом выходного буферного регистра 22 и подключен к выходу счетчика 2 интервала реализации, тактовый

5 вход которого объединен с одноименным входом 29 многоуровневого дельта-модул тора 27 вычислительного блока 3.2, тактовыми входами 37 и 43 входных буферных регистров 34 вычислительных блоков 3.30 З.М и 4.1-4.К соответственно и  вл етс  тактовым входом 10 фильтра. Выход компаратора 16 нул  соединен с входами выделителей 17 и 19 фронта вычислительного блока 3.1. В третьем - М-ом вычислитель5 ных блоках 3 первые входы вычитател  35 соединены с выходами входного буферного регистра 34, в первом - К-ом вычислительных блоках 4 первые входы сумматора 41 соединены с выходами входного буферного регистра 34. Выходы всех разр дов дельтакодового выхода 31 многоуровневого дельта-модул тора 27 и выходы 39 всех разр дов вычитателей 36 третьего - (М-1)-го вычислительных блоков 3 подключены к информаци- онным входам 36 входных буферных регистров 34 и вторым входам вычитателей 35 соответственно третьего - M-го вычислительных блоков 3,. выходы 45 всех разр дов сумматоров 41 первого - (К-1)-го вычислительных блоков 4 подключены к информаци- онным входам 42 входных буферных регистров 34 и вторым входам сумматоров 41 соответственно второго - К-го вычислительных блоков 4, выходы 45 всех разр дов сумматора 41 вычислительного блока 4.К  в- л ютс  информационными выходами 13 цифрового фильтра. Выходы знаковых разр дов дельта-кодового выхода 31 многоуровневого дельта-модул тора 27 вычислительного блока 3,2, вычитателей 35 вычислительных блоков 3.3-3.М, сумматоров 41 вычислительных блоков 4.1-4.К соединены с входами первых выделителей переднего фронта 17 и выделителей 19 заднего фронта одноименных вычислитель- ных блоков 3 и 4.

Выходы 26 в блоке 3.1, 33 в блоке 3.2,40 в блоках 3.3-3.М выходного буферного регистра 22 вычислительных блоков 3.1-З.М  вл ютс  первой группой информационных выходов 12.1-12.М цифрового фильтра, выходы 46 выходного буферного регистра 22 вычислительных блоков 4.1-4.К  вл ютс  Второй группой информационных выходов 12.(М+1)-12.(М+К) цифрового фильтра. Пер- вые информационные входы элементов 47 и 48 сравнени  соответственно объединены и  вл ютс  первыми информационными входами 50 блока 5 сравнени , вторые информационные входы первого 47 и второго 48 элементов сравнени   вл ютс  соответственно вторыми 51.1 и третьими 51.2 информационными входами блока 5, разрешающие входы элементов 47 и 48 сравнени  объединены и  вл ютс  разре- шающим входом 52 блока, выход не больше первого47 и выход не меньше второго 48 элементов сравнени  соединены с первым и вторым входами элемента 49 И, выход которого  вл етс  выходом 53 блока,

Вторые (импульсно-коловомодулирова- ние) выходы 32 дельтамодул тора 27 вычислительного блока 3.2 соединены с первыми информационными входами перого 6 блока мультиплексировани , вторые - M-е инфор- мационные входы которого подключены соответственно к первым (дельта-кодовым) выходам 31 дельта-модул тора 27 вычислительного блока 3.2 и выходам 39 вычитателей 35 вычислительных блоков 3.3-З.М,

выходы первого блока 6 мультиплексировани  соединены с информационными входами 42 входного буферного регистра 34 вычислительного блока 4.1, адресные входы блоков 6 и 7 мультиплексировани  соответственно объединены и  вл ютс  управл ющими входами 11 фильтра. Выход источника 8 логической единицы подключен к разрешающему входу 52 первого блока сравне- ни  5.1, выход блока 5.1 сравнени , ,M-1 подключен к разрешающему входу 52 блока 5.Q+1) сравнени , выход блока 5.1 сравнени , ,М, подключен к 1-му информационному входу второго блока 7 мультиплексировани  и  вл етс  контрольным выходом 15.1 фильтра , выход второго блока 7 мультиплексировани , подключен к разрешающему входу 52 блока сравнени  5.(М+1), выход 53 блока сравнени  5.m, , M+K-1, соединен с разрешающим входом блока сравнени  5.(т+1) и  вл етс  контрольным выходом 15.лп фильтра , выход блока 5.(М+К)  вл етс  контрольным выходом 15.(М+К) фильтра. Первые информационные входы 50 блоков 5сравнени  подключены к соответствующим группам информационных выходов 12 фильтра, вторые 51.1 и третьи 51.2 информационные входы блоков 5.1-5.(М+К) сравнени   вл ютс  входами 14.1.1-14.(М+К).1 и 14.1.2- 14.(М+К).2 задани  верхних и нижних пределов числа нулей соответствующих пор дков фильтра.

Цифровой фильтр работает следующим образом.

В устройстве производитс  следующа  обработка входного аналогового сигнала. При помощи блока 1 центрировани  из входного сигнала, поступающего на информационный вход 9. удал етс  посто нна  составл юща  и одновременно производитс  коррекци  спектра сигнала с подчеркиванием и подавлением отдельных полос частот. В каждом блоке 3.i, i М, за врем , равное интервалу реализации 0 , определ емому частотой Т1 дискретизации и коэффициентом N делени  счетчика 2, 0 NT, производитс  определение числа нулей 1-го пор дка DI входного центрированного повторно-разностного сигнала: в первом блоке 3.1 - число пересечений входным сигналом нулевого уровн , во втором блоке - 3.2 - число пересечений производной входного сигнала нулевого уровн , в третьем блоке 3.3 - число пересечений второй производной входного сигнала нулевого уровн  и т.д. На выходах вычитател  35 соответствующего вычислительного блока 3.1, I S: 3 формируетс  последовательность значений повторно-разностного сигнала 1-го

пирмдка, причем нормированное значение числа нулей этого сигнала позвол ет определить доминирующую частоту спектра лО|/(Ы-1) ад. Увеличение пор дка повторно-разностного сигнала приводит к сдвигу мощности сигнала и нормированного значени  числа нулей в сторону частоты дискретизации йл , а при этом нормированные значени  числа нулей стрем тс  посетить все частоты спектра от частоты () до  (частоты дискретизации).

На входы вычислительного блока 4.1 поступает последовательность значений повторно-разностного сигнала q-ro пор дка , Q Ј {d, ,M}-значение управл ющего сигнала на входах 11, которые подвергаютс  в блоках 4.J, J :Ј К операции повторного суммировани . Поэтому в каждом вычислительном блоке 4,j, J К за врем , равное интервалу реализации, производитс  определение числа нулей 0+1)-го пор дка j+1Dq входного центрированного повторно-разностно-суммарного сигнала: в первом блоке 4.1 - число пересечений первой суммой повторно-разностного входного сигнала q-ro пор дка нулевого, во втором блоке 4.2 - число пересечений второй суммой входного повторно-разностного сигнала q-ro пор дка нулевого уровн  и т.д. Увеличение пор дка повторно-разностно- суммарного сигнала приводит к сдвигу мощности сигнала и нормированного значени  числа нулей tt)+iDq/(N-1) ад+1- 0 а сторону нулевой частоты, причем, нормированные значени  числа нулей стрем тс  посетить все частоты спектра сигнала от частоты дискретизации ( ) до нулевой частоты . В конце интервала реализации Э числа нулей {Di} и {j+1Dq} записываютс  в выходные буферные регистры 22 блоков 3 и 4 и поступают на их выходы 26,33.40 и 46 - выходы 12.1-12.(М+К) фильтра.

Поскольку-при входной сигнал не подвергаетс  операции повторного вычитани , число нулей Q+1}-ro пор дка J+1 DI  вл - етс  числом нулей (j-t)-ro пор дка повторно-суммарного входного сигнала, причем значение .

Указанные числа нулей {Di} и {J+1Dq} в блоках 5.1-5.(М+К) сравниваютс  с нижней и верхней границей числа нулей соответствующего пор дка эталонного сигнала. В случае, если число нулей входного сигнала находитс  в указанных пределах, на выходе всех блоков 5 сравнени  формируетс  единичное значение сигнала. Число нулей  вл етс  монотонной функцией от их пор дка, как дл  повторно-разностных сигналов: DI

Di-i, так и дл  повторно-разностно-сум- марных сигналов j+iDq jDq, поэтому сравнение числа нулей входного сигнала и заданного прекращаетс  после первого же

несовпадени , а число последовательных единичных значений на выходах 15.1- 15.(М+К) сравнени  показывает степень совпадени  этих сигналов.

Это осуществл етс  следующим обра0 зом.

Рассмотрим сначала определение числа нулей 1-го пор дка, i 2:1 повторно-разностного центрированного входного сигнала. С входа 10 на тактовый вход счетчика 2

5 поступает непрерывна  последовательность импульсов, частота которых определ етс  частотной дискретизацией входного сигнала при дельта-модул ции и соответствует отсутствию перегрузки по

0 крутизне центрированного входного сигнала с блока 1. За врем  интервала реализации 0 TN в первом блоке 3.1 при помощи компаратора 16 и счетчика 21 производитс  подсчет пересечени  входным центриро5 ванным сигналом нулевого уровн  (из плюса в минус и из минуса в плюс). В конце интервала реализации Э по переднему фронту импульса с выхода счетчика 2 содержимое счетчика 21 записываетс  в регистр 22, а

0 счетчик 21 обнул етс , т.е. подготавливаетс  к следующему циклу накоплени . Таким образом, на выходах 26 регистра 22 блока 3.1 формируетс  число нулей первого пор дка DI центрированного входного сигна5 ла, которое сохран етс  на этих выходах в течение следующего интервала реализации.

Во втором блоке 3.2 центрированный входной сигнал подвергаетс  дискретиза- 0 ции и квантованию с частотой Т при помощи дельта-модул тора 27, на дельта-кодовых выходах 31 которого формируетс  знак и абсолютное значение приращени  входного сигнала по правилу

5

dm(x)Em(d)ENT(

)

I Xm - xm I Щ

+0,5),

его знак;

где - численное значение шага квантовани ;

0 - А

Xm. xm - отсчет входного сигнала и его оценка в моменты дискретизации;

ENTO - цела  часть величины (.);

Дл1ггх минимальный ненулевой шаг 5 квантовани .

Использование дельта-модул тора 27 с нечетным числом уровней квантовани  приводит при посто нном значении входного центрированного сигнала к формированию последовательности значений {dmw} {0} и

не приводит к изменению знака шага квантовани . Последовательность {Dm }  вл етс  последовательностью, соответствующей первой разности дискретизированного и квантованного центрированного входного сигнала, т.е. аппроксимирует первую производную указанного сигнала. Поэтому изменение знака в последовательности {dm xfy соответствует измению знака производной и подсчитываетс  за интервал реализации счетчиком 21. В конце интервала реализации по импульсу с выхода переполнени  счетчика 2 накопленное в счетчике 21 значени  записываетс  в регистр 22, а счетчик 21 обнул етс , чем подготавливаетс  к следующему периоду накоплени . Таким образом , на выходах 35 регистра 22 блока 3.1 формируетс  число нулей D2 второго пор дка , которое сохран етс  на эти выходах в течение следующего интервала реализации.

Формирование числа нулей более высоких пор дков рассмотрим на примере блока 3.1 с . Последовательность значений {dm }. поступающа  с выходов блока 3.2, стробиру- етсй в регистре 34, в результате чего за период дискретизации Т на входах и выходах этого регистра 34 присутствуют значени  dm и dm-1 поступающие на входы вычитател  35. Вычитатель 35 осуществл ет вычитание значени  dm-1 из значени  dm , т.е. формирует

Дх).

разностную операцию V. rdm-r котора  при соответствует формированию второй разности дискретизированного и квантованного центрированного входного сигнала. Изменение знака сигнала { vxm} (из минуса в плюс и из плюса в минус) подсчитываетс  счетчиком 21 за интервал реализаций 0 и записываетс  по сигналу с выхода переполнени  счетчика 2 в конце интервала реализации в регистр 22, а счетчик 21 обнул етс , чем подготавливаетс  к новому циклу накоплени . Блоки 3.1, 3 работают аналогично, формиру  разностную операцию

V xm HtK У Хт)--7 tf ZXm-1

и подсчитыва  изменение знака сигнала { за интервал реализации 0 . Поэтому на выходах 40 регистра 22 блока 3.1 (информационных выходах 12.1- 12,М) фильтра формируетс  число нулей повторно-разностного сигнала 1-го пор дка, которое сохран етс  на этих выходах в течение следующего интервала реализации.

Во втором блоке 3.2 на вторых импуль- сно-кодовомодулированных выходах 32 дельта-модул тора 27 формируетс  знак и абсолютное значение входного сигнала по правилу

PmM EmWENT(),5),

где Р,

(х)

численное значение отсчета

5

входного сигнала,

EmW - его знак.

Последовательность значений {Рт } поступает на первые информационные входы первого блока 6 мультиплексировани , на вторые информационные входы которого поступает последовательность шагов {dm } с дельта-кодового выхода 31 дельта-модул тора 27.

На выходах 39 вычитател  35 блоков 3.1. М формируетс  последовательность значений повторно-разностного входного центрированного сигнала 1-го пор дка 1хт}, который поступает на соответствующие информационные входы первого блоп ка6 мультиплексировани .

Таким образом, при значении на управл ющих входах 11, равном q, на выходах первого блока 6 мультиплексировани , формируетс  последовательность значений повторно-разностного сигнала q-ro пор дка, который обозначим через .

В блоках 4.j, ,K производитс  определение числа нулей (+1)-го пор дка j+iDq, j 1 повторно-разностно-суммарного ценп трированного входного сигнала следующим образом.

Формирование числ  нулей повторно- разностно-суммарного сигнала ()+1}-го пор дка J+1Dq, рассмотрим на примере блока

4.1.

Последовательнсть значений (V4 хт), поступающа  с выходов блока 6 мультиплексировани , стробируетс  в регистре 34 блока 4.1, в результате чего за период диск- ретизации Т на входах и выходах этого регистра 34 присутствуют значени  и V4 Хт-1. поступающие на входы сумматора 41. Блок 41 осуществл ет суммирование этих значений, т.е. формирует операцию по5 вторного суммировани  A Cf хт+К/ ХпИ, котора  при соответствует формированию первой суммы дискретизи- рованной и квантованной q-ой разности центрированного входного сигнала. Изме0 нение знака сигнала { Д (47q 1xm)} (из минуса в плюс и из плюса в минус) подсчитываетс  счетчиком 21 за интервал реализации и записываетс  по сигналу с выхода переполнени  счетчика 2 в конце

g интервала реализации в регистр 22, а счетчик 21 обнул етс , чем подготавливаетс  к новому циклу накоплени .

Блоки 4.J с работают аналогично. Таким образом, на выходах 46 выходного буферного регистра 22 (выходах 12.(М+1)12 ,(М+К) фильтра) блока 4.J формируетс  число нулей повторно-разностно-суммарно- го входного сигнала Q+1)-ro пор дка J+1Dq, которое сохран етс  на этих выходах в течение следующего интервала реализации.

На этом интервале реализации производитс  сравнение числа нулей высоких пор дков {Di} и {j+iDq} входного сигнала с заданными следующим образом.

Указанные числа нулей поступают на первые информационные входы 50 блоков 5, на вторые информационные входы 51.1 подано значение верхней границы числа нулей , а на третьи информационные входы 51.2 подано значение нижней границы числа нулей соответствующего пор дка эталонного сигнала. При наличи на разрешающем входе 52 блока 5 единичного значени  сигнала и значени  нулей входного сигнала соответствующего пор дка, наход щегос  в указанных пределах, на выходах элементов 47 и 48 сравнени  формируетс  единичное значение сигнала, из которого на выходе 53 элементом 49 И также формируетс  единичное значение, показывающее совпадение входного и эталонного сигналов дл  заданного пор дка числа нулей.

Выходные сигналы блоков 5 сравнени  поступают на информационные входы второго блока 7 мультиплексировани , адресные входы которого объединены с адресными входами первого блока 6 мультиплексировани , благодар  чему сравнение числа нулей производитс  дл  тех же пор дков, дл  которых вычисл ютс  повтор- но-рззностно-суммарные сигналы. Кроме того, поскольку числу нулей  вл етс  монотонной функцией от их пор дка, причем дл  повторно-разностных сигналов Dq Dq-i, ,M, а дл  повторно-разностно-суммар- ных сигналов j-nDq jDq, ,K-1, сравнение числа нулей входного и эталонного сигналов прекращаетс  после первого же несовпадени .

Число последовательных единичных значений на выходах 15 фильтра (с учетом значени  сигнала на управл ющих входах 11 фильтра) показывает степень совпадени  входного и эталонного сигналов.

Таким образом, за счет введени  в известное устройство соответствующих блоков и св зей в цифровом фильтре определ етс  число нулей первого и более высоких кор д- ков повторно-разностного, повторно-сумма- торного и повторно-разностно-суммарного входного сигнала, соответствующих заданному интервалу реализации. Дл  получени  достоверных значений числа нулей значени  М и К ограничены M,, а К М. Это позвол ет определить соотношени  между числом нулей соответствующих пор дков, которые используютс  дл  получени  коррел ционных и спектральных характеристик исследуемого случайного сигала по указанным соотношени м, использу  принцип доминирующей частоты. Число одновременно включенных вычислительных блоков 3 и 4 позвол ет проводить параллельный анализ числа нулей входного сигнала и соответству0 ет пор дку анализируемых нулей. Указанные соотношени  могут также использоватьс  дл  идентификации сигналов по их коррел ционным и спектральным характеристикам, например, в устройствах

5 сжати  данных и обработки изображений, причем, такой анализ и идентификаци   вл ютс  значительно более точными, чем при использовании дл  анализа спектра только числа нулей повторно-разностного сигнала,

0 так как в этом случае не имеетс  пропусков отдельных низкочастотных гармоник, обладающих малой мощностью по сравнению с дру- гими. Дополнительно отметим, что совместный анализ числа нулей высоких по5 р дков повторно-разностного, повторно-суммарного и повторно-разностно-суммарного сигналов позвол ет точнее определить все гармоники в спектре входного сигнала, чем при отдельном использовании повторно-раз0 ностных сигналов, так как повторно-разност- но-суммарный сигнал соответствующего пор дка обладает значительно большей информативностью повторно суммарного и повторно-разностно-суммарного сигналов

5 благодар  возможности более тонкого (например , в заданной частотной полосе) спектрального анализа входного сигнала.

Сравнение числа нулей входного аналогового сигнала с соответствующими числа0 ми нулей эталонного сигнала позвол ет определить с заданным допуском соответствие входного сигнала заданному.

Таким образом, за счет введени  в известное устройство указанных узлов с соот5 ветствующими св з ми полностью достигаетс  поставленна  цель - расшир ютс  функциональные возможности устройства за счет определени  числа нулей высоких пор дков на интервале реализации

Claims (4)

1. 0 повторно-суммарных и повторно-разност- но-суммарных входных сигналов. Формула изобретени  1. Цифровой фильтр, содержащий блок центрировани , вход которого  вл етс  ин5 формационным входом фильтра, выход блока центрировани  соединен с информационным входом первого вычислительного блока, первый выход которого подключен к информационному входу второго вычислительного блока, тактовый вход которого объединен с тактовыми входами третьего - M-го вычислительных блоков (М 3) и входом счетчика интервала реализации и  вл етс  тактовым входом фильтра, первый блок сравнени , первый и второй блоки мультиплексировани , адресные входы которых соответственно объединены, выход счетчика интервала реализации подключен к входам синхронизации первого - M-го вычислительных блоков, первые выходы каждого из второго - (М-1)-го вычислительных блоков соединены с информационными входами последующего вычислительного блока , вторые выходы первого - М-го вычислительных блоков  вл ютс  соответствующими выходами первой группы информационных выходов фильтра, отличающий с   тем, что, с целью расширени  функциональных возможностей за счет определени  числа нулей высоких пор дков повторно-суммарных и повторно-разностно-суммарных входных сигналов на интервале реализации, в фильтр введены (М+1)-й-(М+К)-й вычислительные блоки (К 2), второй - (М+К)-й блоки сравнени  и источник логической единицы , выход которого соединен с разрешающим входом первого блока сравнени , первые информационные входы первого - M-го блоков сравнени  подключены к вторым выходам одноименных вычислительных блоков, третьи выходы второго вычислительного блока соединены с первыми информационными входами первого блока мультиплексировани , вторые - М-е информационные входы которого подключены к первым выходам соответственно второго - M-го вычислительных блоков, выходы первого блока мультиплексировани  соединены с информационными входами (М+1)-го вычислительного блока, первые выходы каждого из (М+1)-го - (М+К-1)то вычислительных блоков подключены к информационным входам последующего вычислительного блока, первые выходы (М+К)-го вычислительного блока  вл ютс  информационными выходами фильтра, вторые выходы (М+1)-го-(М+К}-го вычислительных блоков соединены с первыми информационными входами одноименных блоков сравнени  и  вл ютс  соответствующими выходами второй группы информационных выходов фильтра, тактовые входы синхронизации (М+1)-го-(М+К)-го вычислительных блоков подключены соответственно к тактовому входу фильтра и выходу счетчика интервала реализации, выход каждого из первого - (М-1)-го блоков сравнени  соединен с соответствующим информационным входом второго блока мультиплексировани , входом разрешени  последующего

   блока сравнени  и  вл етс  соответствующим выходом первой группы контрольных выходов фильтра, выход M-го блока сравнени  подключен к соответствующему инфор5 мационному входу второго блока мультиплексировани  и  вл етс  соответствующим выходом первой группы контрольных выходов фильтра, адресные входы .блоков мультиплексировани  соответствен0 но объединены и  вл ютс  управл ющими входами фильтра, выход второго блока мультиплексировани  подключен к входу разрешени  (М+1)-го блока сравнени , выход каждого из (М+1}-го-{М+К.)-го блоков

   5 сравнени  соединен с входом разрешени  последующего блока сравнени  и  вл етс  соответствующим выходом второй группы контрольных выходов фильтра выход (М+К)- го блока сравнени   вл етс  соответствую0 щим выходом второй группы контрольных выходов фильтра, вторые и третьи информационные входы всех блоков сравнени   вл ютс  входами задани  соответственно верхних и нижних пределов числа нулей со5 ответствующих пор дков фильтра.
2. 2. Фильтр по п. 1, о т л и ч а ю щ и и с   тем, что второй вычислительный блок содержит выделители переднего фронта, выделитель заднего фронта, элемент ИЛИ, счетчик

   0 импульсов, буферный регистр и многоуровневый дельта-модул тор, информационный вход которого  вл етс  информационным входом блока, первые и вторые выходы многоуровневого дельта-модул тора  вл ютс 

   5 соответственно первыми и третьими выходами блока, входы первого выделител  переднего фронта и выделител  заднего фронта подключены к знаковому разр ду первых выходов многоуровневого дельта0 модул тора, тактовый вход которого  вл етс  тактовым входом блока, выход первого выделител  переднего фронта и выделител  заднего фронта соединены с входами элемента ИЛИ, выход которого подключен к

   5 съемному входу счетчика импульсов, выходы которого соединены с информационными входами буферного регистра, управл ющий вход которого и вход второго выделител  переднего фронта объединены

   0 и  вл ютс  входом синхронизации блока, выход второго выделител  переднего фронта подключен к входу обнулени  счетчика импульсов, выходы буферного регистра  вл ютс  вторыми выходами блока.

   5
3. 3. Фильтр по п.1,отличающийс  тем, что каждый из (М+1)-го-(М+К)-го вычислительных блоков содержит выделители переднего фронта, выделитель заднего фронта, элемент ИЛИ, счетчик импульсов,

   входной и выходной буферные регистры и

   сумматор, первые входы которого соответственно объединены с информационными входами входного буферного регистра и  вл ютс  информационными входами блока, выходы входного буферного регистра соединены с вторыми входами сумматора, выходы которого  вл ютс  первыми выходами блока управл ющий вход входного буферного регистра  вл етс  тактовым входом блока, входы первого выделител  переднего фронта и выделител  заднего фронта подключены к знаковому разр ду выходов сумматора, выходы первого выделител  переднего фронта и выделител  заднего фронта соединены с входами элемента ИЛИ, выход которого подключен к счетному входу счетчика импульсов, выходы которого соединены с информационными входами выходного буферного регистра, управл ющий вход которого объединен с входом второго выделител  переднего фронта и  вл етс  входом синхронизации блока, выход второго выделител  переднего фронта подключен к входу обнулени  счетчика импульсов, выходы выходного буферного регистра  вл ютс  вторыми выходами блока .
4. 4. Фильтр по п.1,отличающийс  тем, что блок сравнени  содержит элемент И и первый и второй элементы сравнени , входы разрешени  которых объединены и  вл ютс  входом разрешени  блока, первые информационные входы первого элемента сравнени   вл ютс  вторыми информационными входами блока, вторые информационные входы первого и первые информационные входы второго элементов

   сравнени  соответственно объединены и  вл ютс  первыми информационными входами блока, вторые информационные входы второго элемента сравнени   вл ютс  третьими информационными входами блока , выход Меньше первого и выход Больше второго элементов сравнени  соединены с входами элемента И, выход которого  вл етс  выходом блока.

   И 2

   Фиг. 6

   4U.4

   Фиг. 5