RU1811031C - Приемник тональных сигналов - Google Patents

Description

логического О. Второй счетчик б  вл етс  делителем частоты с коэффициентом делени  10 и на его выходе будет получен один или два импульса при поступлении на его вход 10 или 15-20 импульсов, что соответствует входному сигналу, частота которого лежит в полосе 1150-1250 Гц. Импульсы с выхода дешифратора 15 поступают на вход третьего счетчика 7, осуществл ющего подсчет групп по дес ть импульсов. Одновременно с выхода дешифратора 15 через второй элемент ИЛИ 12 и второй инвертор 18 подаетс  импульс сброса на вход второго счетчика 6, чтобы подготовить его дл  подсчета следующих дес тков импульсов. Сигнал с выхода третьего счетчика 7 поступает на разр ды дешифратора 16, который срабатывает только в моменты подачи на его вход импульса опроса определенной длительности (например, 12,5 мс) с третьего выхода блока синхронизации 13. Этим.самым исключаетс  возможность в момент поступлени  своего вызова приема сигнала частотой, превышающей заданную. Импульс опроса, сформированный дешифратором 16, опознающим поступление на вход приемника сигнала вызова с частотой 1200 Гц , передаетс  на вход накопител  8. Накопитель представл ет собой регистр сдвига, разр ды которого заполн ютс  1. Присутствие логических 1 на всех разр дах нако- пител  8 опознаетс  четвертым дешифратором 17. Дешифратор 17 срабатывает в том случае, когда на все его входы поступает сигнал с уровнем 1 только после многократной (от трех до шести раз) передачи сигнала с выхода накопител  8. На выходе дешифратора 17 формируетс  сигнал управлени  исполнительным элементом 11, который через первый элемент ИЛИ 9 передаетс  на вход триггера 10. Под действием этого сигнала триггер 10 срабатывает и выдает управл ющее напр жение на исполнительный элемент 11, имеющий в своем составе, например, реле и оптический сигнализатор.

Следовательно, при трехкратном подр д поступлении на вход приемника US- 125 импульсов счета, что соответствует сигналу, частота которого лежит в пределах 1150-1250 Гц, в нем срабатывает исполнительный элемент, сигнализирующий о поступлении вызова по каналу св зи.

После поступлени  сигнала отбой на блок синхронизации 13 (на схеме не показано ), со второго его выхода передаетс  сиг- нал сброс на входы первого 4, второго б (через второй элемент ИЛИ 12 и второй ин .вертор 18), третьего 7 счетчиков и на триггер 10 (через первый элемент ИЛ И 9), возвращающий их в исходное состо ние. Прием сигнала другой частоты, например, 2000 Гц, осуществл етс  аналогично. При этом управл ющий сигнал дл  включени  исполни- 5 тельного элемента 11 на выходе накопител  8 по вл етс  после подсчета третьим счетчиком 7 дев ти-дес ти групп дес тков импульсов . Суммарное число импульсов равно 105+10x9 195 и 105+10x10 205, что соот0 ветствует сигналу, частота которого лежит в пределах 1950-2050 Гц.

Приемник тональных сигналов может быть выполнен с использованием различных элементов в микромодульном исполне5 нии и микросхем серий 134, К155 и К176.

Испытани  приемника тональных сигналов в макетном исполнении показали, что за 8 часов непрерывной работы зарегистрирован всего один неправильный прием сиг0 нала вызова при длительности посылки 1,5 с, в то врем  как известный приемник допускает два ложных срабатывани  за 10 часов работы.

Таким образом, введение четырех де5 шифраторов и второго инвертора позвол ет повысить точность приема сигналов вызова по сравнению с известным приемником примерно в 1,5 раза.

Claims (1)

1. Формула изобретени 

   0Приемник тональных сигналов, содержащий формирователь импульсов, вход которого  вл етс  входом приемника, выход формировател  импульсов подключен к первым входам первого и второго элемен5 JOB И, выходы которых подключены к входам соответственно первого и второго счетчиков, вторые входы первого и второго элементов И объединены и подключены к первому выходу блока синхронизации, пер0 вый инвертор, выход которого подключен к третьему входу второго элемента И, третий счетчик, накопитель, синхронизирующий вход которого подключен к второму выходу блока синхронизации, последовательно со5 единенные первый элемент ИЛИ, триггер и исполнительный элемент, а также второй элемент ИЛИ, первый вход которого объединен с первыми входами первого элемента . ИЛИ и третьего счетчика, с вторым входом

   0 первого счетчика и подключен к выходу сброса блока синхронизации, о т л и ч а ю- щ и и с   тем, что, с целью повышени  точности, введены второй инвертор и первый , второй, третий и четвертый дешифра5 торы, входы первых трех из которых подключены к выходам соответствующих первого, второго.и третьего Счетчиков, выходы накопител  подключены к входам четвертого дешифратора, выход которого соединен с вторым входом первого элемен-.

   71811031 8

   та ИЛИ, выход первого дешифратора под-ИЛИ, выход которого через второй инверключен к объединенным третьему входутор подключен к второму входу второго

   первого элемента И и входу первого инвер-счетчика, второй вход накопител  соединен

   тора, выход второго дешифратора подклю-с выходом третьего дешифратора, управл чен к ббьединенным входу третьего5 ющий вход которого соединен с выходом

   счетчика и второму входу второго элементаопроса блока синхронизации.