RU1803962C - Цифровой рекурсивный фильтр - Google Patents
Цифровой рекурсивный фильтрInfo
- Publication number
- RU1803962C RU1803962C SU904808044A SU4808044A RU1803962C RU 1803962 C RU1803962 C RU 1803962C SU 904808044 A SU904808044 A SU 904808044A SU 4808044 A SU4808044 A SU 4808044A RU 1803962 C RU1803962 C RU 1803962C
- Authority
- RU
- Russia
- Prior art keywords
- output
- input
- adder
- multiplier
- recursive filter
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Использование: радиотехника и вычислительна техника в устройствах спектрального анализа. Сущность изобретени : цифровой рекурсивный фильтр содержит вход 1 и выход 13, умножители 2, 6, сумматоры 3, 4, алгебраический сумматор 5, блоки 7... 10 задержки, входы 11, 12 задани коэффициентов . 1 ил.
Description
Изобретение относитс к радиотехнике , вычислительной технике и может использоватьс в устройствах спектрального анализа с представлением входного сигнала в формате линейной дельта-модул ции (ЛДМ).
Цель изобретени - повышение быстродействи при фильтрации сигналов с линейной дельта-модул цией.
На чертеже приведена структурна электрическа схема цифрового рекурсивного фильтра.
Цифровой рекурсивный фильтр содержит вход 1, первый умножитель 2, первый 3 и второй 4 сумматоры, алгебраический сумматор 5, второй умножитель 6, блоки 7,..10 задержки, первый 11 и второй 12 входы задани коэффициентов, выход 13.
Алгоритм работы цифрового рекурсивного фильтра следующий.
Разностное уравнение первого пор дка , в котором входной, выходной сигналы и коэффициенты разностного уравнени представлены в формате ИКМ, имеет вид
yn aiyn-i+boxn,
0)
где{хп}, {yn}, - входна и выходна ИКМ- последовательности;
ai, bo - коэффициенты разностного уравнени ;
.
Заменим входной и выходной сигналы последовательност ми, характерными дл ДМ-формата:
уп 2 Vyi, xn 2 eiw,
где Vyn yn-yn-i; eiw E {-1,1} - входна ЛДМ- последовательность. С учетом выражени (2) уравнение (1) примет вид
2 V yi+bo i eiw.
i 1i 1
w
Откуда имеем алгоритм, реализованный в предлагаемом устройстве:
(x)+ n21(ei(x)bo+Vyiai). (3) i 1
Рассмотрим выражение в правой части формулы (3). Перемножение одноразр дных значений ег№ на посто нный коэффициент bo эквивалентно умножению знака значе
10
15
20
25
30
35
40
45
50
55
ни bo на ± 1 и вырождаетс в операцию над знаковым битом bo. Второй член - непрерывное накопление значений e x ibo+ +Vyia.i, перва часть которого эквивалентна рассмотренной, а втора вл етс произведением первой разности выходного сигнала { Vyi} на посто нный коэффициент, причем последовательность { Vyi} имеет разр дность значительно ниже, чем выходна последовательность {yi}.
Приведенный алгоритм реализуетс следующим образом.
Работа фильтра начинаетс с обнулени всех блоков задержки (на чертеже цепи сброса и синхронизации не показаны). В результате этого на выходе 13 устанавливаетс нулевое значение.
На вход 1 поступает дельта-кодова последовательность входного сигнала {bi,, , Ы.п(х) G{0,1}, Bi,n(x) (1+еп(х})/2 с частотой дискретизации Т , характерной дл этого представлени . На выходе умножител 2 с помощью {Bi.ri } формируетс после- довательность значений bo}, соответствующа умножению знака коэффициента bo на значение еп . В первом блоке задержки 7 последовательность {erf bo} задерживаетс на один такт (задержка в блоках 7... 10 равна периоду частоты дискретизации Т ), в результате чего в п-м такте на первый вход первого сумматора 3 поступает значение сигнала er/ bo, а на первый вход второго сумматора 4 - значение сигнала еп-1х bo.
На выходе первого сумматора 3 в п-м такте формируетс значение выходного сигнала уп в формате ИКМ, которое, поступа на входы алгебраического сумматора 5 непосредственно и через третий блок задержки 9, формирует первую разность выходного сигнала Vyn yn-yn-i. Во втором умножителе б значение первой разности Vyn умножаетс на коэффициент ат, в результате чего на выходе четвертого блока задержки 10, с учетом задержки выходного сигнала на один такт, формируетс значение сигнала Vyn-iai.
Указанный сигнал совместно с сигналом с выхода первого блока 7 задержки поступает на входы второго сумматора 4, где суммируетс с ранее накопленным значением выходного сигнала второго сумматора 4 на выходе второго.блока задержки 8, что с учетом нулевых начальных значений приводит к формированию на выходе второго сумматора 4 значени сигнала
Vyn-iai+boe п-1(х) + I (Vyiai+boei(x
i 1
z (ai Vyi+boei(x ). 1 1
Выходной сигнал второго сумматора
4 совместно с выходным сигналом первого умножител 2 формируют на выходе Первого сумматора 3 выходной сигнал фильтра уп в формате ИКМ согласно вы- р ажению (3).
Таким образом, выполн етс рекурсивна цифрова фильтраци входного сигнала с линейной дельта-модул цией при мини- фльных затратах времени в каждом такте благодар низкой разр дности обрабатыва- е|иых величин (входного сигнала Bi.ri и первой разности выходного сигнала Vyn), п|ричем точность фильтрации определ етс разр дностью коэффициентов фильтра и фжет быть равна заданной.
i Операци умножени знака в первом умножителе 2 выполн етс следующим образом . Обозначим знаковый бит коэффици- е 1та bo через Во G {0,1}, тогда результат умножени может быть записан в виде 2(Bi,nW )-1 Ibol , где операци суммировани по модулю два, выполн ема п эй помощи элемента ИСКЛЮЧАЮЩЕЕ ИПИ; Ibol - модуль коэффициента bo. Остальные блоки могут быть выполнены аналогично прототипу.
Claims (1)
- Формула изобретени Цифровой рекурсивный фильтр, содержащий последовательно соединенные первый умножитель, первый вход которого вл етс входом цифрового рекурсивного фильтра, и первый сумматор, выход которого вл етс выходом цифрового рекурсивного фильтра, последовательно соединенные первый блок задержки и второй сумматор, второй блок задержки, алгебраический сумматор и второй умножитель, отличающийс тем, что, с целью повышени быстродействи при фильтрации сигналов с линейной дельта-модул цией , введены третий блок задержки, вход которого соединен с первым входом алгебраического сумматора и с выходом первого сумматора , а выход соединен с вторым входом алгебраического сумматора, выход которого соединен с входом второго умножител , а также четвертый блок задержки, вход которого соединен с выходом второго умножител , а выход соединен с вторым входом второго сумматора, выход которого соединён с вторым входом первого сумматора и с входом второго блока задержки, выход которого соединен с третьим входом второго сумматора, при этом входы задани коэффициентов первого и второго умножителей вл ютс входами задани коэффициентов цифрового рекурсивного фильтра, а выход первого умножител соединен с входом первого блока задержки .Составитель Э. Борисов Редактор Г. Бельска Техред М.Моргентал Корректор А. КозоризЗаказ 1060Тираж ПодписноеВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска наб., 4/5Производственно-издательский комбинат Патент, г. Ужгород, ул.Гагарина, 1017)Ц
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904808044A RU1803962C (ru) | 1990-03-23 | 1990-03-23 | Цифровой рекурсивный фильтр |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904808044A RU1803962C (ru) | 1990-03-23 | 1990-03-23 | Цифровой рекурсивный фильтр |
Publications (1)
Publication Number | Publication Date |
---|---|
RU1803962C true RU1803962C (ru) | 1993-03-23 |
Family
ID=21504913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904808044A RU1803962C (ru) | 1990-03-23 | 1990-03-23 | Цифровой рекурсивный фильтр |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU1803962C (ru) |
-
1990
- 1990-03-23 RU SU904808044A patent/RU1803962C/ru active
Non-Patent Citations (1)
Title |
---|
Остапенко А.Г. Анализ и синтез радио- эл ктронных цепей с помощью графов. - М.: Радио и св зь, 1985, с. 230, рис. 7; 7, б. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Jackson et al. | An approach to the implementation of digital filters | |
US4193118A (en) | Low pass digital averaging filter | |
JPH01175310A (ja) | サンプリング周波数変換回路 | |
KR920000179A (ko) | 샘플링 레이트 변환장치 | |
JP3220029B2 (ja) | 入力信号読み取り回路 | |
JPS5927943B2 (ja) | 自己相関関数フアクタ発生装置 | |
US5745063A (en) | Arrangement for the summation of products of signals | |
JPS62502911A (ja) | 矩形波パルスの平均回路 | |
RU1803962C (ru) | Цифровой рекурсивный фильтр | |
US4453157A (en) | Bi-phase space code data signal reproducing circuit | |
CN100446425C (zh) | 用于采样率转换的方法和装置 | |
JPS60114020A (ja) | 非巡回型デジタルフィルタ回路 | |
JPH0421218B2 (ru) | ||
RU1798891C (ru) | Цифровой рекурсивный фильтр | |
US5357248A (en) | Sampling rate converter | |
Adams et al. | An MOS integrated circuit for digital filtering and level detection | |
SU1288696A1 (ru) | Генератор случайного процесса | |
US5191545A (en) | Interpolator increasing the output word rate of a digital signal | |
RU1809447C (ru) | Анализатор спектра Уолша | |
SU756614A1 (ru) | Генератор шума1 | |
SU1056208A1 (ru) | Широтно-импульсный функциональный преобразователь | |
SU1295424A2 (ru) | Устройство дл определени структурной функции | |
JPH0226408A (ja) | ディジタルフィルタ | |
SU1569738A1 (ru) | Анализатор спектра Фурье | |
SU1156069A1 (ru) | Устройство масштабировани цифрового дифференциального анализатора |