RU18003U1 - INTERFACE FOR TWO ELECTRONIC COMPUTING MACHINES - Google Patents

INTERFACE FOR TWO ELECTRONIC COMPUTING MACHINES Download PDF

Info

Publication number
RU18003U1
RU18003U1 RU2001100022/20U RU2001100022U RU18003U1 RU 18003 U1 RU18003 U1 RU 18003U1 RU 2001100022/20 U RU2001100022/20 U RU 2001100022/20U RU 2001100022 U RU2001100022 U RU 2001100022U RU 18003 U1 RU18003 U1 RU 18003U1
Authority
RU
Russia
Prior art keywords
input
computer
optocoupler isolation
register
output
Prior art date
Application number
RU2001100022/20U
Other languages
Russian (ru)
Inventor
К.С. Волковский
Н.К. Глушков
Г.А. Панферкин
Н.А. Зайцева
Original Assignee
Государственное унитарное предприятие Государственный Рязанский приборный завод - дочернее предприятие государственного унитарного предприятия Военно-промышленного комплекса "МАПО"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственное унитарное предприятие Государственный Рязанский приборный завод - дочернее предприятие государственного унитарного предприятия Военно-промышленного комплекса "МАПО" filed Critical Государственное унитарное предприятие Государственный Рязанский приборный завод - дочернее предприятие государственного унитарного предприятия Военно-промышленного комплекса "МАПО"
Priority to RU2001100022/20U priority Critical patent/RU18003U1/en
Application granted granted Critical
Publication of RU18003U1 publication Critical patent/RU18003U1/en

Links

Description

Устройство сопряжения двух электронно-вычислительных машинA device for interfacing two electronic computers

Предлагаемая полезная модель относится к автоматике иThe proposed utility model relates to automation and

вычислительной технике и может быть использована для сопряжения двух разноскоростных электронно-вычислительных машин (ЭВМ) или других устройств обработки данных.computer technology and can be used to pair two different-speed electronic computers (computers) or other data processing devices.

Из уровня техники известно устройство для сопряжения двух ЭВМ 1, недостатками которого являются наличие двух блоков и сложность управления ими.The prior art device for pairing two computers 1, the disadvantages of which are the presence of two blocks and the difficulty of controlling them.

Известно устройство для сопряжения двух ЭВМ 2, недостатками которого являются сложность схемно-технического решения и избыточность элементной базы.A device for interfacing two computers 2 is known, the disadvantages of which are the complexity of the circuit-technical solution and the redundancy of the element base.

Известно устройство для сопряжения двух ЭВМ 3, недостатками которого являются сложность схемно-технического решения и программного управления.A device for interfacing two computers 3 is known, the disadvantages of which are the complexity of the circuit-technical solution and program control.

Известно устройство для сопряжения двух ЭВМ 4, которое выбрано в качестве прототипа.A device for interfacing two computers 4, which is selected as a prototype.

Целью полезной модели являетсярасширение областиThe purpose of the utility model is to expand the area

применения устройства для сопряжения двух ЭВМ, повышение надежности работы и сокращение аппаратурных затрат.the use of a device for interfacing two computers, increasing the reliability and reducing hardware costs.

Поставленная цель достигается тем, что в устройство сопряжения двух ЭВМ, содержащее шину ЭВМ-1, элемент оптронной развязки, шину ЭВМ-2, введены: регистр состояний, регистр данных, дешифратор адреса, унифицированная схема управления, два блока оптронной развязки, схема питания. Шина ЭВМ-1 соединена с выходом регистра состояний, с первым входом регистра данных, с входом дешифратора адреса, с первым входом унифицированной схемы управления. Выход дешифратора адресаThis goal is achieved by the fact that the following devices are entered into the device for interfacing two computers, containing the computer bus-1, the optocoupler isolation element, the computer bus-2: state register, data register, address decoder, unified control circuit, two optocoupler isolation units, power supply circuit. The computer bus-1 is connected to the output of the state register, with the first input of the data register, with the input of the address decoder, with the first input of the unified control circuit. Address Decoder Output

90011000229001100022

йШвИШЯJEWISH

G06F 13/00G06F 13/00

MOU000-2 &MOU000-2 &

соединен с первым входом регистра состояний, с вторыми входами регистра данных и унифицированной схемы управления. Выход унифицированной схемы управления соединен с вторым входом регистра состояний, первым входом элемента оптронной развязки , третьим входом регистра данных. Выход регистра данных соединен с первым входом первого блока оптронной развязки. Выход второго блока оптронной развязки соединен с третьим входом регистра состояний. Выход схемы питания соединен с вторыми входами первого и второго блоков оптронной развязки и элемента оптронной развязки. Шина ЭВМ-2 соединена с выходами первого блока оптронной развязки и элемента оптронной развязки, с первым входом второго блока оптронной развязки и с входом схемы питания.connected to the first input of the state register, with the second inputs of the data register and the unified control circuit. The output of the unified control circuit is connected to the second input of the state register, the first input of the optocoupler isolation element, and the third input of the data register. The output of the data register is connected to the first input of the first optocoupler isolation unit. The output of the second optocoupler isolation unit is connected to the third input of the state register. The output of the power circuit is connected to the second inputs of the first and second optocoupler isolation units and the optocoupler element. The EVM-2 bus is connected to the outputs of the first optocoupler isolation unit and the optocoupler isolation element, with the first input of the second optocoupler isolation unit and with the input of the power circuit.

На чертеже Фиг.1 представлена структурная схема устройства для сопряжения ЭВМ-1 с ЭВМ-2, где в качестве ЭВМ-1 используется персональная ЭВМ типа IBM PC 486 DX4, а в качестве ЭВМ-2 стенд контроля кабелей и платКУСТ-4.In the drawing, Fig. 1 shows a block diagram of a device for interfacing a computer-1 with a computer-2, where a personal computer of the type IBM PC 486 DX4 is used as a computer, and a cable and circuit board KUST-4 is used as a computer-2.

Данное устройство содержит: шину ЭВМ-1 1, регистр состояний 2, регистр данных 3, дешифратор адреса 4, унифицированную схему управления 5, первый и второй блоки оптронной развязки 6 и 8 соответственно, элемент оптронной развязки 7 , схему питания 9 , шину ЭВМ-2 10.This device contains: a computer bus-1 1, state register 2, data register 3, address decoder 4, unified control circuit 5, first and second optocoupler isolation units 6 and 8, respectively, optocoupler isolation element 7, power supply 9, computer bus- 2 10.

Предлагаемое устройство сопряжения двух ЭВМ работает следующим образом: ЭВМ-1 анализирует содержимое регистра состояний 2 , для чего по шине ЭВМ-1 1 посылается адрес и команда чтения в дешифратор адреса 4, который выбирает регистр состояний 2 и подает импульс запуска унифицированной схемы управления 5, разрешающей чтение регистра состояний 2.The proposed device for pairing two computers works as follows: the computer-1 analyzes the contents of the state register 2, for which the address and the read command are sent to the address decoder 4 on the computer-1 bus 1, which selects the state register 2 and gives a start pulse to the unified control circuit 5, read status register 2.

При поступлении сигнала «старт от КУСТ4 через блок оптронной развязки 8 в регистр состояний 2 этот сигнал, являющийся сигналом «готов, считывается в ЭВМ-1. По данному сигналу в ЭВМ-1 активизируется программа формирования и вывода информации в формате установки КУСТ-4.Upon receipt of the signal "start from KUST4 through the optocoupler isolation unit 8 in the state register 2, this signal, which is the signal" ready, is read in the computer-1. According to this signal, the computer activates the program for generating and outputting information in the format of the KUST-4 installation.

После определенной временной задержки, устанавливаемой в программе, из ЭВМ-1 в схему управления 5 посылается команда на выдачу строба передачи данных в КУСТ-4 через элемент оптронной развязки 7.After a certain time delay set in the program, a command is sent from the computer to control circuit 5 to issue a data transmission strobe to KUST-4 through the optocoupler isolation element 7.

После определенной временной задержки, устанавливаемой в программе, из ЭВМ-1 посылается адрес и команда записи в дешифратор адреса 4, который выбирает регистр данных 3 и подает импульс запуска схемы управления 5, разрешающей запись информации из ЭВМ-1 в регистр данных 3. Информация из регистра данных 3 пере дается в КУСТ-4 через блок оптронной развязки 6.After a certain time delay set in the program, an address and a write command are sent to the address decoder 4 from computer-1, which selects data register 3 and gives a start pulse to control circuit 5, which allows writing information from computer-1 to data register 3. Information from Data register 3 is transferred to KUST-4 through the optocoupler isolation unit 6.

После определенной временной задержки, устанавливаемой в программе и необходимой для достоверного чтения данных в КУСТ-4, из ЭВМ-1 в унифицированную схему управления 5 посылается команда на снятие строба передачи данных и сброса регистра данных 3. На этом цикл передачи данных из ЭВМ-1 в КУСТ-4 заканчивается, что отражено на алгоритме передачи байта информации - чертеж Фиг. 2. Циклы передачи данных будут повторяться до тех пор, пока из КУСТ-4 через блок оптронной развязки 8 в регистр состояний 2 не поступит сигнал «стоп и не будет снят сигнал «готов.After a certain time delay set in the program and necessary for reliable reading of data in KUST-4, from computer-1 to the unified control circuit 5 a command is sent to remove the data transmission strobe and reset data register 3. This is the data transfer cycle from computer-1 in KUST-4 ends, which is reflected in the algorithm for transmitting the byte of information - drawing Fig. 2. Data transmission cycles will be repeated until the signal “stop and the signal is ready” is received from the KUST-4 through the optocoupler isolation unit 8 to the state register 2

Для большей наглядности на чертеже Фиг.З представлена временная диаграмма передачи байта информации из ЭВМ-1 в КУСТ4, где 3For greater clarity, the drawing of FIG. 3 shows a timing diagram of the transmission of a byte of information from a computer-1 to KUST4, where 3

11 - сигнал «старт от КУСТ-4,11 - signal "start from KUST-4,

12-сигнал «готов КУСТ-4 в регистре 12-signal "ready KUST-4 in the register

13-строб передачи данных в КУСТ-4,13-strobe data transmission in KUST-4,

14- информация из ЭВМ-1 в КУСТ-4,14- information from the computer-1 to KUST-4,

15- сигнал «стоп от КУСТ-4.15- signal "stop from KUST-4.

Использованные источники информации.Used sources of information.

1.Авторское свидетельство СССР №1571600, кл. G06F13/00, БИ №22/90 г.1. The author's certificate of the USSR No. 1571600, cl. G06F13 / 00, BI No. 22/90

2.Авторское свидетельство СССР №1559351, кл. G06F13/00, БИ №15/90 г.2. The author's certificate of the USSR No. 1559351, cl. G06F13 / 00, BI No. 15/90

3.Авторское свидетельство СССР №1649559, кл. G06F13/00, БИ №18/91 г.3. The author's certificate of the USSR No. 1649559, cl. G06F13 / 00, BI No. 18/91

4.Авторское свидетельство СССР №1702379, кл. G06F13/00, БИ №48/91 г.4. The author's certificate of the USSR No. 1702379, cl. G06F13 / 00, BI No. 48/91

М&/М002ЈM & / M002Ј

Claims (1)

Устройство сопряжения двух электронно-вычислительных машин (ЭВМ), содержащее шину ЭВМ-1, элемент оптронной развязки, шину ЭВМ-2, отличающееся тем, что в него введены регистр состояний, регистр данных, дешифратор адреса, унифицированная схема управления, два блока оптронной развязки, схема питания, шина ЭВМ-1 соединена с выходом регистра состояний, с первым входом регистра данных, с входом дешифратора адреса, с первым входом унифицированной схемы управления, выход дешифратора адреса соединен с первым входом регистра состояний и вторыми входами регистра данных и унифицированной схемы управления, выход которой соединен с вторым входом регистра состояний, первым входом элемента оптронной развязки, третьим входом регистра данных, выход которого соединен с первым входом первого блока оптронной развязки, выход второго блока оптронной развязки соединен с третьим входом регистра состояний, выход схемы питания соединен с вторыми входами первого и второго блоков оптронной развязки и элемента оптронной развязки, шина ЭВМ-2 соединена с выходами первого блока оптронной развязки и элемента оптронной развязки, с первым входом второго блока оптронной развязки и с входом схемы питания.
Figure 00000001
A device for interfacing two electronic computers (COMPUTER) containing a computer bus-1, an optocoupler element, a computer bus-2, characterized in that it contains a state register, data register, address decoder, unified control circuit, two optocoupler isolation units , power circuit, computer bus-1 is connected to the output of the state register, with the first input of the data register, with the input of the address decoder, with the first input of the unified control circuit, the output of the address decoder is connected with the first input of the status register and second inputs data register and a unified control circuit, the output of which is connected to the second input of the state register, the first input of the optocoupler isolation element, the third input of the data register, the output of which is connected to the first input of the first optocoupler isolation unit, the output of the second optocoupler isolation unit is connected to the third input of the state register , the output of the power circuit is connected to the second inputs of the first and second optocoupler isolation units and the optocoupler isolation element, the computer bus-2 is connected to the outputs of the first optocoupler isolation unit and the cient opto-coupler, the first input of the second unit and opto-isolator to the input of the supply circuit.
Figure 00000001
RU2001100022/20U 2001-01-03 2001-01-03 INTERFACE FOR TWO ELECTRONIC COMPUTING MACHINES RU18003U1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2001100022/20U RU18003U1 (en) 2001-01-03 2001-01-03 INTERFACE FOR TWO ELECTRONIC COMPUTING MACHINES

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2001100022/20U RU18003U1 (en) 2001-01-03 2001-01-03 INTERFACE FOR TWO ELECTRONIC COMPUTING MACHINES

Publications (1)

Publication Number Publication Date
RU18003U1 true RU18003U1 (en) 2001-05-10

Family

ID=35868918

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2001100022/20U RU18003U1 (en) 2001-01-03 2001-01-03 INTERFACE FOR TWO ELECTRONIC COMPUTING MACHINES

Country Status (1)

Country Link
RU (1) RU18003U1 (en)

Similar Documents

Publication Publication Date Title
US6058443A (en) System for partitioning PC chipset functions into logic and port integrated circuits
US5430847A (en) Method and system for extending system buses to external devices
US5848278A (en) Serial interrrupt control system in a system in which a plurality of interrupt requesters are connected to a serial bus
EP0658852A3 (en) Computer system with derived local bus
US5634069A (en) Encoding assertion and de-assertion of interrupt requests and DMA requests in a serial bus I/O system
TW409204B (en) Expansion interface conversion device and conversion method therefor
RU18003U1 (en) INTERFACE FOR TWO ELECTRONIC COMPUTING MACHINES
US5974492A (en) Method for input/output port replication using an interconnection bus
JP2000231539A (en) Data transfer system and data transfer method
US5737544A (en) Link system controller interface linking a PCI bus to multiple other buses
KR930008045B1 (en) Interface circuit of parallel printer for a serial bus
RU33660U1 (en) A device for interfacing different speed electronic computers (computers)
KR100606698B1 (en) Interfacing apparatus
KR940004578B1 (en) Slave board control unit
KR930005748Y1 (en) Interrupt control circuit
KR970007157Y1 (en) Interface apparatus between system bus and multiple parallel port
JP2692469B2 (en) Data controller
KR920010971B1 (en) Input and output processor using data buffer ram
JP3028998B2 (en) DMA transfer circuit
TW509848B (en) Memory accelerating device and method, and the interface card and motherboard using the same
JPH08161258A (en) Data processor
KR950002316B1 (en) Data transmission device for fax
JP2634583B2 (en) Data transfer method
Wenban et al. Developing interface libraries for reconfigurable data acquisition boards
JPS62125460A (en) Input and output access system

Legal Events

Date Code Title Description
MM1K Utility model has become invalid (non-payment of fees)

Effective date: 20050104