RU1798777C

RU1798777C - Modulo-three adder

Info

Publication number: RU1798777C
Application number: SU914941767A
Authority: RU
Inventors: Валерий Павлович Супрун; Александр Леонидович Дорожинский
Original assignee: Белорусский государственный университет им.В.И.Ленина
Priority date: 1991-06-03
Filing date: 1991-06-03
Publication date: 1993-02-28

Description

Изобретение относитс к вычислительной технике и микроэлектронике и предназначено дл систем контрол , примен емых в автоматике и вычислительной технике.The invention relates to computer technology and microelectronics and is intended for control systems used in automation and computer technology.

Цель изобретени - расширение области применени сумматора по модулю три за счет возможности использовани неприводимых значений операндов.The purpose of the invention is to expand the scope of application of the modulo three adder due to the possibility of using irreducible operand values.

На чертеже представлена схема за вл емого сумматора по модулю три. The drawing shows a diagram of the inventive adder modulo three.

Сумматор по модулю три содержит дваModulo three adder contains two

элемента И 1 и 2, мажоритарный элемент сelement And 1 and 2, the majority element with

порогом два 3, два элемента СЛОЖЕНИЕthreshold two 3, two elements ADDITION

ПО МОДУЛЮ ДВА 4 и 5, четыре входа 6,7.8MODULE TWO 4 and 5, four inputs 6,7.8

. и 9, два выхода 10 и 11.. and 9, two outputs 10 and 11.

Сумматор работает следующим образом . The adder operates as follows.

Суммируемые операнды X и У задаютс двухразр дными двоичными кодами X xix2, Y у2,у1, где xi,yt - младшие разр ды операндов, а Х2, Уг - старшие разр ды соответствующих операндов, т.е. X xi + 2x2 и YThe summed operands X and Y are defined by two-bit binary codes X xix2, Y y2, y1, where xi, yt are the low order bits of the operands, and X2, Yy are the high order bits of the corresponding operands, i.e. X xi + 2x2 and Y

У1 + 2уа. Y1 + 2ua.

. В соответствии с выбранным модулем Р 3 и тем фактом, что в за вл емом сумматоре по модулю три предусмотрена возможность использовани неприводимых значений операндов, каждый операнд может принимать значени 0(00), 1(01), 2(10) и 3(11). Результатом работы сумматора по модулю три вл етс операнд Z, заданный двухразр дным кодом Z 2221, где Z zi +. In accordance with the selected module P 3 and the fact that the declared modulo three adder allows the use of irreducible values of operands, each operand can take values 0 (00), 1 (01), 2 (10) and 3 (11 ) The result of the modulo three adder operation is the operand Z specified by the two-bit code Z 2221, where Z zi +

+2Z2. + 2Z2.

На входы 6,7 подаютс значени младших разр дов операндов xi и yi соответственно; на входы 8,9 - значени старших разр дов операндов ха и у2 соответственно; на выходе 10 реализуетс младший разр д zi, а на выходе 11 - старший разр д za операнда Z, где Z X + Y (mod 3).The inputs 6,7 are supplied with the low order bits of the operands xi and yi, respectively; at inputs 8.9, the high-order bits of operands xa and y2, respectively; at the output 10, the least significant bit zi is implemented, and at the output 11, the most significant bit za of the operand Z, where Z X + Y (mod 3), is implemented.

Логические функции z( и z4, значени которых представлены в таблице, реализуютс сумматором согласно следующим аналитическим выражени м:The logical functions z (and z4, the values of which are presented in the table, are implemented by the adder according to the following analytical expressions:

Zi -XiYix1ya©xiyi©M42(xi,yi,X2,y2), .Zi -XiYix1ya © xiyi © M42 (xi, yi, X2, y2),.

Z2 XiyiX2Y2(+)x2©y2® (Х1,у1,Х2,У2),Z2 XiyiX2Y2 (+) x2 © y2® (X1, y1, X2, Y2),

где M42(xi,yi.X2,y2) - функци четырехвходо- вого мажоритарного элемента с порогом два определ етс какwhere M42 (xi, yi.X2, y2) is the function of the four-input majority element with a threshold of two is defined as

1010

М4 (Х1,У1,Х2,У2):M4 (X1, U1, X2, U2):

Х1У1 V Х1Х2 V Х1У2 V Х2У1 V Х2У2 V У1У2. X1U1 V X1X2 V X1U2 V X2U1 V X2U2 V U1U2.

Достоинством за вл емого сумматора по модулю три вл етс возможность использовани неприводимых значений операндов , что расшир ет область применени сумматора по модулю три. При этом быстродействие за вл емого сумматора, определ емое глубиной схемы, остаетс таким жеAn advantage of the inventive adder modulo three is the possibility of using irreducible values of the operands, which expands the scope of the adder modulo three. In this case, the speed of the claimed adder, determined by the depth of the circuit, remains the same

как и у прототипа -2т, где т- задержка на вентиль.as in the prototype -2t, where t is the delay on the valve.

Claims

The claims

The modulo three adder contains two elements MODULE TWO and the majority element with a threshold of two, the 1st (1 1,2,3,4) input of which is connected to the 1st input of the adder, and the output is connected to

the first input j-ro (j 1,2) of the element COMPOSITION BY MODULE TWO, the output of which is connected to the jth output of the adder, with the exception of the fact that, in order to expand the scope of application due to capabilities

using irreducible values of the operands, the adder contains two And elements, the output K-ro (K 1,2) of which is connected to the second input of the K-ro addition element modulo two, (J + 2} -th input of which is connected with 0 + 2k - 2) -th input of the adder and | -th input of the Kth element And, j-1 whose inverse input is connected to the 0 2k + 4) m input of the adder.

The truth table of the logical functions r and Z2 implemented by the adder modulo three.

Table continuation