RU1827671C - Modulo 3 adder - Google Patents

Modulo 3 adder

Info

Publication number
RU1827671C
RU1827671C SU914942123A SU4942123A RU1827671C RU 1827671 C RU1827671 C RU 1827671C SU 914942123 A SU914942123 A SU 914942123A SU 4942123 A SU4942123 A SU 4942123A RU 1827671 C RU1827671 C RU 1827671C
Authority
RU
Russia
Prior art keywords
input
output
modulo
exclusive
operand
Prior art date
Application number
SU914942123A
Other languages
Russian (ru)
Inventor
Леонид Болеславович Авгуль
Владимир Васильевич Торбунов
Валерий Иванович Костеневич
Владимир Иванович Гришанович
Original Assignee
Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны filed Critical Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны
Priority to SU914942123A priority Critical patent/RU1827671C/en
Application granted granted Critical
Publication of RU1827671C publication Critical patent/RU1827671C/en

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

Изобретение относитс  к вычислительной технике и микроэлектронике и может быть использовано дл  построени  систем контрол  и устройств, реализующих алгоритмы модул рной арифметики. Цель изобретени  - расширение функциональных возможностей за счет сложени  трех чисел по модулю три. Устройство содержит три мажоритарных элемента 1-3 с порогом два два элемента 4,5 сложени  по модулю два два элемента 6, 7 ИСКЛЮЧАЮЩЕЕ ИЛИ, шесть входов 8-13 и два выхода 14,15. При подаче на информационные входы трех двухразр дных операндов X, У, Z на выходах устройства реализуетс  двухразр дный результат R (X + Y + Z)mod3. 1 ил.The invention relates to computing and microelectronics and can be used to build control systems and devices that implement modular arithmetic algorithms. The purpose of the invention is to expand the functionality by adding three numbers modulo three. The device contains three majority elements 1-3 with a threshold two two elements 4.5 of addition modulo two two elements 6, 7 EXCLUSIVE OR, six inputs 8-13 and two outputs 14.15. When three two-bit operands X, Y, Z are fed to the information inputs, the two-bit result R (X + Y + Z) mod3 is realized at the device outputs. 1 ill.

Description

СОWith

кto

VIVI

О VIAbout VI

Изобретение относитс  к вычислительной технике и микроэлектронике и может быть использовано дл  построени  систем контрол , реализующих алгоритмы модул рной арифметики.The invention relates to computer technology and microelectronics and can be used to build control systems that implement modular arithmetic algorithms.

Цель изобретени  - расширение функциональных возможностей устройства за счет реализации дополнительной операции сложени  трех чисел по модулю три.The purpose of the invention is to expand the functionality of the device by implementing the additional operation of adding three numbers modulo three.

На чертеже представлена схема устройства дл  сложени  по модулю три.The drawing shows a diagram of a device for modulo three addition.

Устройство содержит три мажоритарных элемента с порогом два 1,2 и 3, два элемента сложени  по модулю два 4 и 5, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6 и 7, входы старших разр дов первого, второго и третьего операндов 8,9 и 10, входы младших разр дов первого, второго и третьего операндов 11, 12 и 13, выходы старшего 14 и младшего 15 разр дов результата .The device contains three majority elements with a threshold of two 1.2 and 3, two addition elements modulo two 4 and 5, two elements EXCLUSIVE OR 6 and 7, high-order inputs of the first, second and third operands 8.9 and 10, low-level inputs bits of the first, second, and third operands 11, 12, and 13; outputs of the highest 14 and lower 15 bits of the result.

Отметим, что n-входовой мажоритарный элемент с порогом два реализует функциюNote that the n-input majority element with a threshold of two implements the function

rj., а на выходе 15 - младший разр д п результата .rj., and at output 15, the least significant bit of the result.

Работа устройства описываетс  приводимой ниже таблицей.The operation of the device is described in the table below.

Преимуществом предлагаемого устройства  вл ютс  широкие функциональные возможности, проста  конструкци , высо- кое быстродействие. Так, по сравнению с прототипом предлагаемое устройство выполн ет дополнительно сложение трех чисел по модулю три. При этом его сложность (по числу входов логических элементов) равна 22, в то врем  как сложность прототипа - 24. Параметры быстродействи  (глубинаThe advantage of the proposed device is its wide functionality, simple design, high speed. Thus, in comparison with the prototype, the proposed device additionally performs the addition of three numbers modulo three. At the same time, its complexity (in terms of the number of inputs of logic elements) is 22, while the complexity of the prototype is 24. Performance parameters (depth

Claims (1)

схемы) прототипа и за вл емого устройства равны 3t, где t - задержка на вентиль. Формула изобретени  Устройство дл  сложени  по модулю три, содержащее два элемента сложени  поcircuit) of the prototype and the claimed device are 3t, where t is the delay to the valve. SUMMARY OF THE INVENTION Modular three-folding device comprising two folding elements модулю два, i-й (,2), вход первого из которых соединен с входом старшего разр да i-ro операнда устройства, f-й вход второго элемента сложени  по модул ю два соединен с входом младшего разр да 1-го операндаmodule two, i-th (, 2), the input of the first of which is connected to the input of the high-order bit of the i-ro device operand, the f-th input of the second addition element in module two is connected to the input of the low-order bit of the 1st operand устройства, отличающеес  тем, что,devices characterized in that М(а1,а2аМ)|1,если jT ai 2M (a1, a2aM) | 1, if jT ai 2 i 1i 1 (О, если 2, ai 1(Oh, if 2, ai 1 i 1i 1 а п-входовой элемент ИСКЛЮЧАЮЩЕЕ ИЛИ реализует функциюand the n-input element EXCLUSIVE OR implements the function Е(а1,а2эМ)E (a1, a2eM) 1,если1 if Ј Ј i 1i 1 О, еслиOh if .. Устройство дл  сложени  трех чисел по модулю три работает следующим образом.A device for adding three numbers modulo three works as follows. На входы устройства поступают двухразр дные приведенные операнды X 2xi+X2, y2 и Z 2zi+ 22, значени  которых принадлежат множеству (0,1,2). Причем на входы 8,9 и 10 подаютс  старшие разр ды (xi, yt, 21) операндов, а на входы 11,12 и 13 - младшие разр ды (хг, У2, 22) операндов. На выходах устройства формируетс  двухразр дный двоичный код R 2ri+r2 сложени  трех чисел X, Y, Z по модулю три, т.е. R(X+Y+Z)mod3. При этом на выходе 14 реализуетс  старший разр дThe two-bit reduced operands X 2xi + X2, y2 and Z 2zi + 22, whose values belong to the set (0,1,2), are received at the device inputs. Moreover, the leading bits (xi, yt, 21) of the operands are supplied to the inputs 8.9 and 10, and the least significant bits (x1, y2, 22) of the operands to the inputs 11.12 and 13. At the outputs of the device, a two-bit binary code R 2ri + r2 is formed of adding three numbers X, Y, Z modulo three, i.e. R (X + Y + Z) mod3. In this case, at the output 14, the highest order bit is realized с целью расширени  функциональных возможностей путем сложени  трех чисел по модулю три, оно содержит два элемента ИС- КЛЮЧАЮЩЕЕ ИЛИ и три мажоритарныхwith the aim of expanding the functionality by adding three numbers modulo three, it contains two elements of IS-KEY OR three majorities элемента, j-й (J 1, 2, 3) вход первого из которых соединен с входом старшего разр да j-ro операнда устройства, j-й вход второго мажоритарного элемента соединен с входом младшего разр да j-ro операнда устройства , а выход второго мажоритарного элемента соединен с первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и первым входом третьего мажоритарного элемента, второй вход которого соединен сelement, the j-th (J 1, 2, 3) input of the first of which is connected to the input of the high-order bit j-ro operand of the device, the j-th input of the second majority element is connected to the input of the low-order j-ro operand of the device, and the output the second majority element is connected to the first input of the first EXCLUSIVE OR element and the first input of the third majority element, the second input of which is connected to вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходом первого элемента сложени  по модулю два, третий вход которого соединен с входом старшего разр да третьего операнда устройства, вход младшего разр да которого соединен с третьим входом второго элемента сложени  по модулю два, выход которого соединен с третьим входом третьего мажоритарного элемента и первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом первого мажоритарного элемента и четвертым входом третьего мажоритарного элемента, выход которого соединен с третьим входом i-ro элементаthe second input of the first element EXCLUSIVE OR and the output of the first element of addition modulo two, the third input of which is connected to the input of the high order of the third operand of the device, the input of the low order of which is connected to the third input of the second element of addition modulo two, the output of which is connected to the third input the third majority element and the first input of the second element EXCLUSIVE OR, the second input of which is connected to the output of the first majority element and the fourth input of the third majority element, the output otorrhea is connected to the third input element of i-ro ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с i-м выходом устройстваEXCLUSIVE OR, whose output is connected to the ith output of the device Таблица работы устройства дл  сложени  трех ЧИСРЛ по модулю триThe table of the device for adding three NUMBR modulo three
SU914942123A 1991-06-04 1991-06-04 Modulo 3 adder RU1827671C (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU914942123A RU1827671C (en) 1991-06-04 1991-06-04 Modulo 3 adder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU914942123A RU1827671C (en) 1991-06-04 1991-06-04 Modulo 3 adder

Publications (1)

Publication Number Publication Date
RU1827671C true RU1827671C (en) 1993-07-15

Family

ID=21577598

Family Applications (1)

Application Number Title Priority Date Filing Date
SU914942123A RU1827671C (en) 1991-06-04 1991-06-04 Modulo 3 adder

Country Status (1)

Country Link
RU (1) RU1827671C (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР №1432503, кл. G 06 F 7/49, 1986. Авторское свидетельство СССР № 1381488, кл. G 06 F 7/49.l986. *

Similar Documents

Publication Publication Date Title
WO1995004964A1 (en) Modified wallace-tree adder for high-speed binary multiplier, structure and method
US3700869A (en) Pseudonoise sequence generators with three-tap linear feedback shift registers
US5787028A (en) Multiple bit multiplier
RU1827671C (en) Modulo 3 adder
WO2002012995A3 (en) A parallel counter and a logic circuit for performing multiplication
US4325129A (en) Non-linear logic module for increasing complexity of bit sequences
CN110458277B (en) Configurable precision convolution hardware architecture suitable for deep learning hardware accelerator
EP0331717B1 (en) Fast multiplier circuit
RU2018927C1 (en) Modulo 3 adder
RU1798777C (en) Modulo-three adder
Jelinek Coding for and decomposition of two-way channels
RU1830528C (en) Modulo-three adder
KR100204564B1 (en) Correlator with up/down counter
RU1800453C (en) Modulo-three adder
US7039667B1 (en) 4-2 compressor
KR100319643B1 (en) Circuit for generating Orthogonal Variable Spreading Factor codes
SU1136144A1 (en) Cray code-to-binary code translator
SU1667054A1 (en) Modulo three adder-multiplier
US6389444B1 (en) Adder apparatus having single adder for +1 and +2 functions
RU2143722C1 (en) Device for multiplication by modulo 7
RU2149442C1 (en) Device for modulo seven multiplication
RU2018924C1 (en) Modulo 7 adder
RU2028660C1 (en) Modulo-seven adder
Levine The role of the Seifert matrix in knot theory
RU2054709C1 (en) Device for multiplication of numbers represented in position code