RU1791822C - Адаптивный временной дискретизатор - Google Patents

Abstract

Изобретение относитс  к устройствам обработки (квантовани  по времени) электрических сигналов и может быть использовано в устройствах, регистрирующих параметры , которые используютс  в процессе дальнейшего анализа дл  восстановлени  исходной зависимости. Цель изобретени  - повышение точности за счет аппроксимации дискретизируемых сигналов кривыми второго пор дка. Поставленна  цель достигаетс  за счет того, что в устройстве аппроксимирующа  функци  строитс  по трем предшествующим значени м сигнала, а следовательно , вли ние случайных изменений дискретизируемого сигнала ослаблено, кривые второго пор дка позвол ют осуществить непрерывную аппроксимацию. 6 ил.

Description

Изобретение относитс  к устройствам обработки (квантовани  по времени) электрических сигналов и может быть использовано в устройствах, регистрирующих параметры, которые используютс  в процессе дальнейшего анализа дл  восстановлени  исходной зависимости.

Известен дискретизатор непрерывных сигналов, содержащий блок выборки сигнала , блок пам ти, блок сравнени , измерительный элемент и блок управлени .

Недостатком данного устройства  вл етс  низка  точность аппроксимации из-за линейного ее характера.

Наиболее близким к предложенному (прототипом)  вл етс  адаптивный временной дискретизатор квантовани  по времени электрических сигналов, содержащий соединенные последовательно первый блок пам ти , блок определени  приращений, пороговый элемент, блок выборки-хранени , информационный вход которого  вл етс  входом дискретизатора, второй блок

пам ти, генератор пилообразного напр жени , ключ, три блока умножени , сумматор, компаратор, счетчик и два масштабирующих элемента, при этом вход дискретизатора соединен с запускающим входом генератора пилообразного напр жени  и через ключ с информационным входом первого запоминающего элемента, выход генератора пилообразного напр жени  соединен с информационным входом второго запоминающего элемента и с первым входом компаратора, выход второго запоминающего элемента соединен с первым входом первого блока умножени  и через первый масштабный элемент с первым входом второго блока умножени , второй вход которого подключен к выходу счетчика, а выход - к первому и второму входам третьего блока умножени  и к первому пходу сумматора , .выход, третьего блока умножени  соединен через второй масштабирующий элементе вторым входом сумматора, сыход которого соединен с вторым входом первого

со С

ю

|5

ГО

|Ю

(5 - y(tn+i)-ai(tn+ r )2-a2(tn+ т)-аз , (8)

где tn - момент регистрации n-ro значени  сигнала,

y(tn+1) - текущее значение сигнала, поступающего в дискретизатор.

В момент выполнени  неравенства

,

где е-заданна  погрешность аппроксимации сигнала, выдаетс  команда на осуществление регистрации сигнала. В случае, когда неравенство (9) не выполн етс , регистраци  осуществл етс  с максимально возможной длительностью интервала дискретизации , равной периоду развертки гене- ратора пилообразного напр жени .

Цель изобретени  достигаетс  тем, что адаптивный временной дискретизатор, содержащий блок выборки-хранени , выход которого  вл етс  выходом дискретизато- ра, а информационный вход подключен к информационному входу дискрётизатора и входу запуска генератора пилообразного напр жени , соединенного выходом с первым входом компаратора и информационным входом запоминающего элемента, подключенного управл ющим входом к выходу порогового элемента, а выходом - к первому входу первого блока умножени  и входу масштабирующего элемента, выход которого соединен с первым .входом второго блока умножени , подключенного вторым входом к выходу счетчика отсчетов, а выходом - к входу первого квадратора и первому входу первого сумматора, подключенного вторым входом через второй масштабирующий элемент к выходу квадратора, а выходом - к второму входу первого блока умножени , соединенного выходом с вторым входом компаратора дополнительно включает в свой состав второй квадратор, три блока возведени  в степень, семь блоков осреднени , счетчик времени дискретизации , блок вычитани  по модулю, шесть блоков пам ти, с третьего по семнадцатый блока умножени , второй и третий сумматоры , одиннадцать блоков делени , одиннадцать блоков вычитани , тридцать один элемент задержки, коммутатор и ключ, подключенный информационным входом к выходу генератора пилообразного напр жени , а выходом - к первому информационному входу коммутатора, соединенного вторым ин- формационным входом с выходом компаратора, а выходом - входу счетчика отсчетов, входу обнулени  счетчика времени дискретизации, управл ющему входу

блока выборки-хранени  и входам управлени  записью с первого по шестой блоков пам ти; причем управл ющие входы ключа и коммутатора соединены с выходом поро- 5 гового элемента, выход блока выборки-хранени  подключен к информационному входу первого блока пам ти, соединенного выходом с первым входом первого блока осреднени , первым входом третьего блока

10 умножени  и информационным входом вто- рого блока пам ти, выход которого подключен к второму входу первого блока осреднени , первому входу четвертого блока - умножени  и информационному входу треть15 его блока пам ти, соединенного выходом с третьим входом первого блока осреднени  и первым входом п того блока умножени , причем выход генератора пилообразного напр жени  подключен к первому входу второго

20 сумматора и информационному входу четвертого блока пам ти, выход которого соединен информационным входом п того блока пам ти , первым входом второго блока осреднени , входом первого блока возведени  в

25 степень, вторым входом третьего блока умножени  и входом первого элемента задержки , подключённого выходом к первому входу шестого блока умножени , соединенного вторым входом с выходом третьего

30 блока умножени , причем выход п того блока пам ти подключен к информационному входу шестого блока пам ти, второму входу второго блока осреднени , входу второго блока возведени  в степень, второму входу

35 четвертого блока умножени  и входу второго элемента задержки, соединенного выходом с первым входом седьмого блока .умножени , подключенного вторым входом к выходу четвертого блока умножени , при40 чем выход шестого блока пам ти соединен с третьим входом второго блока осреднени , входом третьего блока возведени  в степень, вторым входом п того блока умножени  и входом третьего элемента задерж45 ки, подключенного выходом к первому входу восьмого блока .умножени , соединенного вторым входом с выходом п того блока умножени , причем первый, второй и третий блоки возведени  в степень подклю50 чены выходами сигналов второй степени к соответствующим входам третьего блока осреднени , выходами сигналов третьей степени - к соответствующим входам четвертого блока осреднени , а выходами

55 сигналов четвёртой степени - к соответствующим входам п того блока осреднени , при этом входы шестого блока осреднени  соединены с выходами третьего, четвертого и п того блоков умножени , входы седьмого блока осреднени  подключены к выходам

шестого, седьмого и восьмого блоков умножени , выход второго блока осреднени  через четвертый элемент задержки соединен с первым входом дев того блока умножени , выход третьего блока осреднени  подключен к входам элементов задержки с п того по дев тый, выход п того элемента задержки соединен с входами делител  первого и второго блоков делени , выход шестого элемента задержки подключен к входу уменьшаемого первого блока зычитани , выход седьмого, элемента задержки соединен с входом делител  третьего блока делени  и через дес тый элемент задержки - с входом уменьшаемого второго блока вычитани , подключенного входом вычитаемого к выходу третьего блока делени , выход восьмого элемента задержки соединен с первым входом дес того блока умножени , выход дев того элемента задержки подключен к первому входу одиннадцатого блока умножени , выход четвертого блока осреднени  соединен с входами элементов задержки с одиннадцатого по п тнадцатый, выход одиннадцатого элемента задержки подключен к входу делител  четвертого бло- ка делени ,, выход двенадцатого элемента задержки соединен с входом уменьшаемого третьего блока вычитани , выход тринадца-. того элемента задержки подключен к входу делител  п того блока делени , соединенного выходом с входом вычитаемого первого блока вычитани , а входом делимого - с выходом дев того блока умножени  и входом делимого второго блока делени .,.подключенного выходом к входу вычитаемого третьего блока вычитани , выход четырнадцатого элемента задержки соединен с входом делител  шестого блока делени  и через шестнадцатый элемент задержки - с входом уменьшаемого четвертого блока вычитани , подключенного входом вычитаемого к выходу шестого блока делени , соединенного входом делимого с выходом дес того блока умножени , выход п тнадцатого элемента задержки подключен к первому входу двенадцатого блока умножени , выход п того осреднени  соединен с входом делимого: третьего блока делени , вторыми входами дев того и дес того блоков умножени , первыми входами тринадцатого и четырнадцатого блоков умножени  и входом семнадцатого элемента задержки, подключенного выходом к входу делител  седьмого блока делени , выход шестого блока осреднени  через восемнадцатый элемент задержки соединен со вторым входом тринадцатого блока умножени , подключенного выходом к входу делимого четвертого блока делени , соединенного

выходом с входом вычитаемого п того блока вычитани , выход седьмого блока осреднени  подключен к входам элементов задержки с дев тнадцатого по двадцать

первый, выход дев тнадцатого элемента задержки соединен с входом уменьшаемого п того блока.вычитани , выход двадцатого элемента задержки подключен к входу уменьшаемого шестого блока вычитани ,

выход двадцать первого элемента задержки соединен с входом уменьшаемого седьмого блока вычитани , выход первого блока осреднени  подключен через двадцать второй элемент задержки к второму входу четырнадцатого блока умножени , соединенного выходом с входом делимого первого блока делени , подключенного-выходом к входу вычитаемого шестого блока вычитани , выход которого-соединен с входом делимого

восьмого блока делени , подключенного входом делител  к выходу третьего блока вычитани  и входу делител  дев того блока делени , а выходом - к входу вычитаемого восьмого блока вычитани , соединенного

выходом с входом делимого дес того блока делени , а. входом уменьшаемого - через, двадцать третий элемент задержки к выходу. п того блока вычитани  и входу двадцать четвертого элемента задержки, соединенного выходом с входом вычитаемого дев того блока вычитани , подключенного выходом к входу делимого одиннадцатого блока делени , а входом уменьшаемого - к выходу п тнадцатого блока умножени , соединенного первым входом через двадцать п тый элемент задержки, с выходом первого блока вычитани  и входом двадцать шестого элемента задержки, подключенного выходом к входу уменьшаемого дес того

блока вычитани , соединенного выходом с входом делител  дес того блока делени , а входом вычитаемого - с выходом дев того блока делени ; подключенного входом делимого через двадцать седьмой элемент за5 держки к выходу второго блока вычитани , причем выход четвертого блока вычитани  через двадцать восьмой элемент задержки соединен с входом делител  одиннадцатого блока делени , выход которого подключен к

0 входу двадцать дев того элемента задержки и второму входу двенадцатого блока умножени , соединенного выходом с входом вычитаемого одиннадцатого блока вычитани , подключенного выходом к входу дели5 мого седьмого блока делени , а входом уменьшаемого - через тридцатый элемент задержки к выходу седьмого блока вычитани , соединенного входом вычитаемого с выходом одиннадцатого блока умножени .

jnoflKflK)4eHHoro вторым входом к выходу дес того блока делени , второму входу п тнадцатого блока умножени  и входу тридцать первого элемента задержки, выход которого соединен с первым входом третьего сумматора, подключенного вторым и третьим входами к выходам шестнадцатого и семнадцатого блоков умножени  соответственно , а выходом - к входу вычитаемого блока вычитани  по модулю, соединенного выходом с входом порогового элемента, а входом уменьшаемого-с информационным входом дискретизатора и входом запуска счетчика времени дискретизации, подключенного гвыходом к второму входу второго сумматора, выход которого соединен с в хо- дом второго квадратора и первым входом шестнадцатого блока умножени , подключенного вторым входом к выходу двадцать дев того элемента задержки, а выход второго квадратора соединен с первым входом семнадцатого, блока умножени , подключенного вторым входом к выходу седьмого блока делени .

На фиг. 1,2 и 3 представлена блок-схема адаптивного временного дискретизатора электрических сигналов (дл  ликвидации громоздкости св зи между выходом компаратора и управл ющими входами блоков пам ти , а также между управл ющим входом дискретизатора и входами обнулени  бло- ков пам ти, показаны не полностью, а обозначены путем нумерации); на фиг. 4 - циклограмма вычислени  аппроксимирующей кривой (по оси ординат обозначены номера блоков, задействованных в вычислении кривой, а по оси абсцисс - длительности выполнени  математических операций . Конкретные значени  этих длительностей приведены в правом нижнем углу на фиг. 4); на фиг. 5 - блок-схема воз- можного варианта выполнени  блоков возведени  в степень; на-фиг. 6 - возможный вариант выполнени  блоков осреднени , представленных на общей блок-схеме дискретизатора в укрупненном виде.

Адаптивный временной дискретизатор содержит блок выборки-хранени  1, выход которого  вл етс  выходом дискретизатора , а информационный вход подключен к информационному входу дискретизатора и входу запуска генератора 2 пилообразного напр жени , соединенного выходом с первым входом компаратора 3 и информационным входом запоминающего элемента 4, подключенного управл ющим входом к вы- ходу порогового элемента 5, а выходом - к первому входу первого блока б умножени  и входу масштабирующего элемента 7, выход которого соединен с первым входом второго блока 8 умножени , подключенного

вторым выходом к выходу счетчика отсчетов 9, а выходом - к входу первого квадратора 10 и первому входу первого сумматора 11. Второй вход первого сумматора 11 подключен через второй масштабирующий элемент 12 к выходу квадратора 10, а выходом - к второму входу первого блока умножени , соединенного выходом с вторым входом компаратора 3.

Выход генератора 2 пилообразного напр жени  через ключ 13 подключен также к первому входу коммутатора 14, второй вход которого соединен с выходом компаратора 3. Выход коммутатора 14 подключен к управл ющему входу блока 1 выборки-хранени , к входу счетчика 9 отсчетов, к входу обнулени  счетчика 15 времени дискретизации , к управл ющим входам записи первого 16, второго 17, третьего 18, четвертого 19, п того 20 и шестого 21 блоков пам ти, Управл ющие входы ключа 13 и коммутатора 14 соединены с выходом порогового элемента 5.

Информационный вход первого блока 16 пам ти подключен к выходу блока 1 выборки хранени ,, а выход - к информационному входу второго блока 17 пам ти, к первому входу первого блока 22 осреднени  и к первому входу третьего блока 23 умножени .

Выход второго блока 17 пам ти соединен с информационным входом третьего блока 18 пам ти, с вторым входом первого блока 22 осреднени  и с первым входом четвертого блока умножени  24.

Выход третьего блока 18 пам ти соединен с третьим входом первого блока 22 осреднени  и первым входом п того блока 25 умножени . Генератор 2 пилообразного напр жени  своим выходом подключен к первому входу второго сумматора 26 и информационному входу четвертого блока 19 пам ти, выход которого соединен с информационным входом п того блока 20 пам ти , первым входом второго блока 27 осреднени , входом первого блока 28 возведени  в степень, вторым входом третьего блока 23 умножени  и через первый элемент 29 задержки с первым входом шестого блока 30 умножени , соединенного вторым входом с выходом третьего блока 23 умножени .

Выход п того блока 20 пам ти подключен к информационному входу шестого блока 21 пам ти, второму входу второго блока 27осреднени , второму входу второго блока 31 возведени  в степень, второму входу четвертого блока 24 умножени  и через второй элемент32 задержки с первым входом седь- мого блока 33 умножени , подключенного

вторым входом к выходу четвертого 24 блока умножени .

Выход шестого блока 21 пам ти соединен с третьим входом второго блока 27 осреднени , входом третьего блока 34 возведени  в степень, вторым входом п того блока 25 умножени  и через третий элемент 35 задержки к первому входу восьмого блока 36 умножени , соединенного вторым входом с выходом п того блока 25 умножени ,

Первый.28, второй 31 и третий 34 блоки возведени  в степень подключены выходами сигналов второй степени к соответствующим входам третьего блока 37 осреднени , выходами сигналов .третьей степень - к соответствующим входам четвертого блока 38 осреднени , а выходами сигналов четвертой степени - к соответствующим входам п того блока 39 осреднени .

Входы шестого блока 40 осреднени  соединены с выходами третьего 23, четвертого 24 и п того 25 блоков умножени ..

Входы седьмого блока 41 осреднени  подключены к выходам шестого 30, седьмого 33 и восьмого 36 блоков умножени .

Выход второго блока 27 осреднени  че- рез четвертый элемент 42 задержки соединен с первым входом дев того блока 43 умножени .

Выход третьего блока 37 осреднени  подключен к входам п того 44, шестого 45, седьмого 46, восьмого 47 и дев того 48 элементов задержки.

Выход п того элемента 44 задержки соединен с входами делител  первого 49 и второго 50 блоков делени ,

Выход шестого элемента 45 задержки подключен к входу уменьшаемого первого блока 51 вычитани .

Выход седьмого элемента 46 задержки соединен с входом делител  третьего блока 52 делени  и через дес тый элемент 53 задержки - с входом уменьшаемого второго блока 54 вычитани , подключенного входом вычитаемого к входу третьего блока 52 делени .

Выход восьмого элемента 47 задержки соединен с первым входом дес того блока 55 умножени .

Выход дев того элемента 48 задержки подключен к первому входу одиннадцатого блока 56 умножени .

Выход четвертого блока 38 осреднени  соединен с входами одиннадцатого 57, двенадцатого 58,тринадцатого 59, четырнадцатого 60 и п тнадцатого 61 элементов задержки.

Выход одиннадцатого элемента 57 задержки подключен к выходу делител  четвертого блока 62 делени .

Выход двенадцатого элемента 58 задержки соединен с .входом уменьшаемого третьего блока 63 вычитани .

Выход тринадцатого элемента 59 задержки подключен к входу делител  п того бло-. ка 64 делени , соединенного выходом с

0 входом вычитаемого первого блока 51 вычитани , а входом делимого - с выходом дев того блока 43 умножени  и входом делимого второго блока 50 делени , подключенного выходом к входу вычитаемого третьего бло5 ка 63 вычитани .

Выход четырнадцатого элемента 60 задержки соединен с входом делител  шестого блока 65 делени  и через шестнадцатый элемент 66 задержки - с входом уменьшае0 мого четвертого блока 67 вычитани , подключенного входом вычитаемого к выходу шестого блока 65 делени , соединенного входом делимого с выходом дес того блока 55 умножени .

5Выход п тнадцатого элемента 61 задержки подключен к первому входу двенадцатого блока 68 умножени .

Выход п того блока 39 осреднени  соединен с входом делимого третьего блока 52

0 делени , вторыми входами дев того 43 и дес того 55 блоков умножени ; первыми входами тринадцатого 69 и четырнадцатого 70 блоков умножени  и входом семнадцатого элемента 71 задержки, подключенного

5 выходом к входу делител  седьмого блока 72 делени .

Выход шестого блока 40 бсреднени  через восемнадцатый элемент 73 задержки соединен со вторым входом тринадцатого

0 блока 69 умножени , подключенного выходом к входу делимого четвертого блока 62 делени , соединенного выходом с входом вычитаемого п того блока 74 вычитани . Выход седьмого блока 41 осреднени 

5 подключен к входам дев тнадцатого 75, двадцатого 76 и двадцать первого 77 элементов задержки.

Выход дев тнадцатого 75 элемента задержки соединен с входом уменьшаемого

0 п того блока 74 вычитани .

Выход двадцатого элемента 76 задержки подключен к входу уменьшаемого шестого блока 78 вычитани .

Выход двадцать первого элемента 77

5 задержки соединен с входом уменьшаемого седьмого блока 79 вычитани .

Выход первого блока 22 осреднени  подключен через двадцать второй элемент 80 задержки к второму входу четырнадцатого блока 70 умножени , соединенного выходом с входом делимого первого блока 49 делени , подключенного выходом к входу вычитаемого шестого блока 78 вычитани , выход которого соединен с входом делимого восьмого блока 81 делени , подключенного входом делител  к выходу третьего блока 63 вычитани  и входу делител  дев того блока 82 делени , а выходом - к входу вычитаемого восьмого блока 83 вычитани , соединенного выходом с входом делимого дес того блока 84 делени , а входом уменьшаемого - через двадцать третий элемент

85задержки к выходу п того блока 74 вычитани  и входу двадцать четвертого элемента

86задержки, соединенного выходом с входом вычитаемого дев того блока 87 вычитани , подключенного выходом к входу делимого одиннадцатого блока 88 делени , а входом уменьшаемого - к выходу п тнадцатого блока 89 умножени  первым входом через двадцать п тый элемент 90 задержки с-выходом первого блока 51 вычитани  и входом двадцать шестого элемента 91 задержки , подключенного выходом к входу уменьшаемого дес того блока 92 вычитани , соединенного выходом с входом делител  дес того блока 84 делени , а входом вычитаемого - с выходом дев того блока 82 делени , подключенного входом делимого через двадцать седьМбй элемент 93 задержки к выходу второго блока 54 вычитани .

Выход четвертого блока 67 вычитани  через двадцать восьмой элемент 94 задержки соединен с входом делител  одиннадцатого блока 88 делени , выход которого подключен к входу двадцать дев того элемента 95 задержки и второму входу двенадцатого блока 68 умножени , соединенного выходом с входом вычитаемого одиннадцатого блока 96 вычитани , подключенного выходом к входу делимого седьмого блока 72 делени , а входом уменьшаемого - через тридцатый элемент 97 задержки к выходу седьмого блока 79 вычитани , соединенного входом вычитаемого с выходом одиннадцатого блока 56 умножени , подключенного вторым входом к выходу дес того блока 84 делени , второму входу п тнадцатого блока 89 умножени  и входу тридцать первого элемента 98 задержки, выход которого соединен с первым входом третьего сумматора 99, подключенного вторым и третьим входами к выходам шестнадцатого 100 и семнадцатого 101 блоков умножени  соответственно , а выходом - к входу вычитаемого блока 102 вычитани  по модулю. Выход блока 102 вычитани  по модулю соединен с входом порогового элемента 5, а вход уменьшаемого - с информационным входом дискретизатора и входом запуска

счетчика 15 времени дискретизации, подключенного выходом к второму входу второго сумматора 26.

Выход второго сумматора 26 соединен 5 с входом второго квадратора 103 и первым входом шестнадцатого блока 100 умножени , подключенного вторым входом к выходу двадцать дев того элемента 95 задержки. Выход второго квадратора 103 соеди- 0 нен с первым входом семнадцатого блока 101 умножени , подключенного вторым вхо- дом к выходу седьмого блока 72 делени .

Вторые управл ющие входы первого 16, второго 17, третьего 18, четвертого 19; п то5 го 20 и шестого 21 блоков пам ти  вл ютс  входами обнулени  и управл ющими входами дискретизатора.

Вход представленного на фиг. 5 блока возведени  в степень подключен к первому

0 и второму входам первого блока 104 умножени  и к входу первого элемента 105 задержки , выходом соединенного с первым входом второго блока 106 умножени  и с входом второго элемента 107 задержки, вы5 ходом подключенного к первому входу третьего блока 108 умножени .

Выход первого блока 104 умножени  подключен к выходу второй степени блока возведени  в степень и второму входу вто0 рого блока 106 умножени .

Выход второго блока 106 умножени  соединен с выходом третьей степени блока возведени  в степень и со вторым входом третьего блока 108 умножени . Выход по5 следнего  вл етс  выходом четвертой степени блокэ возведени  в степень.

Первый, вторсй, третий входы представленного на фхг. 6 блока осреднени  подключены соответственно к первому, вто0 . рому и третьему входам сумматора 109, выходам подключенного к входу масштабирующего элемента 110, Выход последнего  вл етс  выходом блока осреднени .

5 Дискретизатор работает следующим образом.

В начальный момент времени через вторые управл ющие входы первого 16, второго 17, третьего 18, четвертого 19, п то0 го 20 и шестого 21 блоков пам ти подаетс  сигнал на их обнуление. Одновременно с поступлением входного сигнала запускаетс  генератор 2 пилообразного напр жени , работающий в ждущем режиме и имеющий

5 период развертки, равный максимально возможной длительности Тс дискретизации сигнала, а также запускаетс  счетчик 15 времени дискретизации. В этот момент времени ключ 13 замкнут, а выход коммутатора 14 подключен к первому своему входу, поэтому

после отработки генератором 2 пилообразного напр жени  полного цикла на управл ющий вход блока 1 выборки-хранени  через ключ: 13 и первый вход коммутатора 14 подаетс  управл ющий сигнал дл  выборки значени  входного сигнала. Одновременно этот же управл ющий сигнал поступает на вход обнулени  счетчика 15 времени дискретизации , на первые входы управлени  записью первого 16, второго 17, третьего 18, четвертого 19, п того 20 и шестого 2J блоков пам ти и на вход счетчика 9 отсчетов. Управл ющие входы блока 1 выборки-хранени , с первого 16 по шестой 21 блоков пам ти, счетчика 9 отсчетов, вход обнулени  счетчика 15 времени дискретизации, при подключении к выходу генератора 2 пилообразного напр жени , оказывают уп- равл ющее воздействие только при достижении последним наибольшей величины выходного сигнала. С выхода генератора 2 пилообразного напр жени  сигнал, пропорциональный текущему времени работы дискретиззтора, поступает также на информационный вход четвертого блока 19 пам ти, вытесн   хранившуюс  там ранее информацию в п тый блок 20 пам ти, а тот, ;В свою очередь, перезаписывает свою информацию в шестой блок 21 пам ти. Параллельно с записью моментов времени значени  выходного сигнала, соответствующие своим моментам времени, занос тс  в первый 16, второй 17 и третий 18 блоки пам ти. После отработки генератором 2 пилообразного напр жени  трех циклов в блоках пам ти будут записаны три значени  выходного сигнала (yi, , 2, 3) и три соответствующих им момента времени (ti, 1, 2, 3). Далее вступает в работу часть схемы, обеспечивающа  вычисление аппроксимацйон- ной кривой по выражению (1).

Выходной сигнал четвертого блока 19 пам ти, пропорциональный моменту времени ts, поступает на первый вход второго блока 27 осреднени , на вход первого блока 28 возведени  в степень, на. второй вход третьего блока 23 умножени  и через первый элемент 29 задержки на первый вход шестого блока 30 умножени .

Сигнал, пропорциональный моменту времени t2, с выхода п того блока 20 пам ти поступает на второй вход второго блока 27 осреднени  на вход второго блока 31 возведени  в степень, на второй вход четвертого блока 24 умножени  и через второй элемент

32задержки на первый зчод седьмого блока

33умножени . Аналогичном образом сигнал , пропорциональный моменту времени ti, .. .:- ,:г/.v.i шестого блока 21 пам ти поступает .егий вход второго 27 осреднени , на вход третьего блока 34 возведени  в степень, на второй вход п того блока 25 умножени  и через третий элемент 35 задержки на первый вход восьмого блока 36

умножени .

Сигналы, пропорциональные ti (, 2, 1} с выходов второй степени первого 28, второго 31 и третьего 34 блоков возведени  в степень, поступают соответственно на первый , второй и третий входы третьего блока 37 осреднени ,

С выходов третьей степени первого 28, второго 31 и третьего 34 блоков возведени  в степень сигналы, пропорциональные

ti3 (, 2, 1), поступают соответственно на первый, второй и третий входы четвертого блока 38 осреднени .

Сигналы, пропорциональные ti4(, 2,1), с выходов четвертой степени первого 28,

второго 31 и третьего 34 блоков возведени  в степень поступают соответственно на первый , второй и третий входы п того блока 39 осреднени ,.,.,..

Сигналы, пропорциональные зн ачени м уз, У2, У1, с выходов первого 16, второго

17 и третьего 18 блоков пам ти поступают

соответственно на первый, второй и третий

входы первого блока 22 осреднени , а также

на первые входы третьего 23, четвертого 24

и п того 25 блоков умножени .

Сигналы, пропорциональные произведению yi ti (, 2, 1), с выходов третьего 23, четвертого 24 и п того 25 блоков умножени  поступают соответственно на первый , второй и третий входы шестого блока

40осреднени , а также на вторые входы шестого 30, седьмого 33 и восьмого 36 блоков умножени .

С выходов произведений шестого 30, седьмого 33 и восьмого 36 блоков умножений сигналы, пропорциональные произведению yi ti2 (, 2, 1), поступают соответственно на первый, второй и третий входы седьмЬго41 блока,осреднени . С выходов второго 27, третьего 37, четвертого 38, п того 39, шестого 40, седьмого

41и первого 22 блоков осреднени  снимаютс  сигналы, пропорциональные статистическим моментам (3) системы двух

величин t и у.

С выхода второго блока 27 осреднени  сигнал, пропорциональный величине а 1 (3), через четвертый элемент 42 задержки поступает на первый вход дев того блока 43

умножени .

Сигнал, пропорциональный величине о:2 (3) с выхода третьего блока 37 осреднени  поступает через п тый элемент 44 задержки на входы делител  первого 49 и

второго 50 блоков делени , через шестой элемент45 задержки на вход уменьшаемого первого блока 51 вычитани , через седьмой элемент 46 задержки на вход делител  третьего блока 52 делени , через седьмой 46 и дес тый 53 элементы задержки на вход уменьшаемого второго блока 54 вычитани , через восьмой элемент 47 задержки на первый дес того блока 55 умножени , через дев тый элемент 48 задержки на первый вход одиннадцатого блока 56 умножени .

Сигнал, пропорциональный величине аз (3), с выхода четвертого блока 38 осреднени  через одиннадцатый элемент 57 задержки поступает на вхо.д делител  четвертого блока 62 делени , через двенадцатый элемент 58 задержки на вход уменьшаемого третьего блока 63 вычитани , через тринадцатый элемент 59 задержки на вход делител  п того блока 64 делени , че- рез четырнадцатый элемент 6.0 задержки на вход делител  шестого блока 65 делени , через четырнадцатый 60 и шестнадцатый 66 элементы задержки на вход уменьшаемого четвертого блока 67 вычитани , через п т- надцатый элемент 61 задержки на первый вход двенадцатого блока 68 умножени .

Сигнал, пропорциональный величине а А (3), с выхода п того блока 39 осреднени  поступает на первый вход тринадцатого блока 69 умножени , на первый вход четырнадцатого блока 70 умножени , из второй вход дев того блока 43 умножени , на вход делимого третьего блрка 52 делени , на второй вход дес того блока 55 умножени  и через семнадцатый элемент 71 задержки на вход делител  седьмого блока 72 делени .

Сигнал, пропорциональный величине о:5 (3), с выхода шестого блока 40 осреднени  через восемнадцатый элемент 73 задер- жки поступает на второй вход тринадцатого блока 69 умножени .

Сигнал, пропорциональный величине «б (3), с выхода седьмого блока 41 осреднени  через дев тнадцатый элемент 75 задер- жки поступает на вход уменьшаемого п того блока 74 вычитани , через двадцатый элемент 76 задержки на вход уменьшаемого шестого блока 78 вычитани , через двадцать первый элемент 77 задержки на вход уменьшаемого седьмого блока 79 вычитани .

Сигнал, пропорциональный величине а 7 (3), с выхода первого блока 22 осреднени  через двадцать второй элемент 80 за- держки поступает на второй вход четырнадцатого блока 70 умножени .

Сигнал, пропорциональный произведению величин ал as , с выхода произведени  тринадцатого блока 69 умножений поступает на вход делимого четвертого блок 62 делени  с выхода частного которого сиг- Од «5 нал, пропорциональный величине ---:-- ,

поступает нэ вход вычитаемого п того блока 74 вычитани . С выхода частного п того блока 74 вычитани  сигнал, пропорциональОА «5 ныи разнице а& , через двадцать

СчЗ

третий элемент 85 задержки поступает на вход уменьшаемого восьмого блока 83 вычитани  и через двадцать четвертый элемент 86 задержки на вход вычитаемого дев того блока 87 вычитани .

Сигнал, пропорциональный произведению величин сц (7, с выхода произведени  четырнадцатого блока 70 умножени  поступает на вход делимого первого блока 49 делени  с выхода частного которого сигнал , пропорциональный частному от деле04 07

поступает на вход вычитаемого

ни 

02

шестого блока 78 вычитани , сигнал разности Об -

ОА ai аг

с последнего поступает на

вход делимого восьмого блока 81 делени . Сигнал, пропорциональный произведению величин CL 04 с выхода произведени  дев того блока 43 умножени  поступает на входы делимого второго 50 и п того 64 блоков делени . Сигнал, пропорциональа ОА ныи частному от делени  с выхода

частного второго блока 50 делени  поступает на вход вычитаемого третьего блока 63 вычитани , с выхода разности которого сигнал, пропорциональный разности

а ОА аз , поступает на входы делител 

восьмого 81 и дев того 82 блоков делени . Сигнал, пропорциональный частному от деле01

.1

СЫч

ни  величин (og - а / v ar)

вход щих в выражение (5), с выхода частного восьмого блока 81 делени  поступает на вход вычитаемого восьмого блока 83 вычитани , сигнал разности которого, пропорциональный величине числител  выражени  (5), поступает на вход делимого дес того блока 84 делени .

Сигнал, пропорциональный частному от

а ОА делени  , с выхода частного п того

блока 64 делени  поступает на вход вычитаемого первого блока 51 вычитани , с выхода которого сигнал, пропорциональный разноа ОА

через двадцать шестой

СТИ СГ2

03

элемент 91 задержки поступает на вход вычитаемого дес того блока 92 вычитани  и через двадцать п тый элемент 90 задержки на первый вход п тнадцатого блока 89 умножени .

Сигнал, пропорциональный частному от делени  OA/OI с выхода частного третьего блока 52 делени  поступает на вход вычитаемого второго блока 54 вычитани , с выхода которого сигнал разности величин (Xi -OA/OI через двадцать седьмой элемент 93 задержки поступает на вход делимого дев того блока 82 делени . Сигнал, пропорциональный частному от делени  величин (ai О4/а2У(аз - а ал/О-г) , вход щих в выражение (5), с выхода частного дев того блока 82 делени  поступает на вход вычитаемого дес того блока 92 вычитани , с выхода которого сигнал разности, пропорциональный выражению знаменател  уравнени  (5), поступает на вход делител  дес того блока 84 делени .

С выхода частного дес того блока 84 делени  сигнал, пропорциональный значению коэффициента аз, вычисленному по выражению (5), поступает через тридцать первый элемент 98 задержки на первый вход третьего сумматора 99 и на вторые входы п тнадцатого 89 и одиннадцатого 56 блоков умножени .

С выхода произведени  п тнадцатого блока 89 умножени  сигнал, пропорциональный произведению аз(22 - а, ОА/ОЗ) , поступает на вход вычитаемого дев того блока 87 вычитани , с выхода которого сигнал , пропорциональный числителю выражени  (6), поступает на вход делимого одиннадцатого блока 88 делени .

С выхода произведени  дес того блока 55 умножени  сигнал, пропорциональный произведению аг щ , поступает на вход делимого шестого блока 65 делени , С выхода частного данного блока сигнал, пропорциональный частному от делени 

«2 од

величин -™--, поступает на вход вычитаемого четвертого блока 67 вычитани , С выхода разности последнего сигнал, пропорциональный знаменателю выражени  (6), через двадцать восьмой элемент 94 за- .держки поступает на вход делител  одиннадцатого блока 88 делени . С выхода частного одиннадцатого блока 88 делени  сигнал, пропорциональный величине коэффициента 32, вычисленной по выражению (6), поступает через двадцать дев тый элемент 95 задержки на второй вход шестнадцатого блока 100 умножени  и на второй вход двенадцатого блока 68 умножени .

Сигнал, пропорциональный произведению 32 «з , с выхода произведени  двенадцатого блока 68 умножени  поступает на вход вычитаемого одиннадцатого блока 96

вычитани . С выхода одиннадцатого блока 56 умножени  сигнал, пропорцональный произведению аз OQ. , поступает на вход вычитаемого седьмого блока 79 вычитани , с выхода.разности которого сигнал, пропорциональный разности величин % - аз ОД, через тридцатый элемент 97 задержки поступает на вход уменьшаемого одиннадцатого блока 96 вычитани . С выхода разности последнего сигнал, пропорциональный числителю выражени  (7), поступает на вход делимого седьмого блока 72 делени . Сигнал , пропорциональный величине коэффициента ai, вычисленной по выражению (7), с выхода частного седьмого блока 72 делени 

поступает на второй вход семнадцатого блока 101 умножени . С выхода счетчика 15 времени дискретизации сигнал, пропорциональный времени, прошедшему от момента осуществлени  последней дискретизации,

поступает на второй вход второго сумматора 2 б

С выхода суммы сумматора 26 сигнал, равный сумме сигнала, пропорционально непрерывному времени работы дискретизатора от момента включени  дискретизатора и сигнала, пропорционального времени, прошедшему от момента осуществлени  последней дискретизации поступает на первый вход шестнадцатого блока 100

умножени  и на вход второго квадратора 103.

Сигнал, пропорциональный произведению 32(tn+ т), с выхода произведени  шестнадцатого блока 100 умножени  поступает

на второй вход третьего сумматора 99.

С выхода второго квадратора 103 сигнал , пропорциональный величине (tn+ т)2, поступает на первый вход семнадцатого блока 101 умножени , где умножаетс  на

коэффициент ai и поступает на третий вход третьего сумматора 99.

С выхода третьего сумматора 99 аппроксимированный по выражению (1) сигнал поступает на вход вычитаемого блока вычитани  102 по модулю, вход уменьшаемого которого подключен к информационному входу дискретизатора. С выхода блока 102 вычитани  по модулю сигнал, пропорциональный величине д (8), поступает на вход

5 порогового элемента 5, который провер ет выполнение неравенства (9). Как только неравенство (9) выполнитс , на вход запоминающего элемента 4 и управл ющие входы ключа 13 и коммутатора 14 поступает управл ющий сигнал, по которому ключ 13 размыкаетс , выход коммутатора 14 подключаетс  к второму своему входу, а запоминающий элемент 4 фиксирует значение напр жени  с генератора 2 пилообразного напр жени , пропорциональное времени Т, прошедшему с начала работы до момента срабатывани  порогового элемента 5.

Напр жение, пропорциональное Т, поступает на вход первого масштабирующего элемента 7, на выходе которого формируетс  напр жение, пропорциональное , поступающее на вход второго блока 8 умножени , на другой вход которого поступает сигнал со счетчика 9 отсчетов, фиксирующего число ((сформированных отсчетов выборки . С выхода произведени  второго блока 8 умножени  напр жение, пропорциональное К L, поступает на вход первого сумматора 11 и на вход первого квадратора 10, с выхода которого сигнал, пропорциональный (К - L)2, поступает на вход второго масштабирующего элемента 12, где делитс  на два. В результате на выходе первого сумматора 11 формируетс  напр жение, приближенно соответствующее е . Это напр жение поступает на вход первого блока 6 умножени , вторым входом соединенного с выходом запоминающего элемента 4. С выхода произведени  первого блока 6 умножени  напр жение, пропорциональное TeKL, поступает на второй вход компаратора 3, на первый вход которого поступает напр жение с выхода генератора 2 пилообраз- ного напр жени , пропорциональное текущему времени t, прошедшему с начала дискретизации сигнала. В моменты времени на выходе компаратора 3 формируютс  импульсы, которые затем через коммутатор 14 поступают на управл ющий вход блока 1 выборки-хранени , счетчик 9 отсчетов, управл ющие входы,записи первого 16, второго 17, третьего 18, четвертого 19, п того 20 и шестого 21 блоков пам ти и вход обнулени  счетчика 15 времени дискретизации .

Таким образом, в дискретизаторе осуществл етс  адаптивна  выборка значений входного сигнала в моменты времени, подчин ющиес  экспоненциальному закону

TQKL

, 1М,

где М+1 - число отсчетов в выборке. . При этом ослаблено вли ние случайных изменений как самого сигнала; так и его временного масштаба на выходную информацию . Следует отметить особенности работы адаптивного временного дискретизатора в первых трех циклах дискретизации сигнала.

Особенностью  вл етс  то, что в первых трех циклах на выходе третьего сумматора 99 формируетс  сигнал, отличающийс  по величине от регистрируемого сигнала. На- 5 пример, в конце первого цикла его величина равна нулю, так как в начальный момент времени на вторые входы блоков пам ти с первого 16 по шестой 21 был подан сигнал обнулени . Поэтому в первом цикле работы

0 дискретизатора статистические моменты системы двух величин t и у, определ емые с помощью выражений (3), а следовательно, и коэффициенты ai, 32, аз, дл  вычислени  которых используютс  выражени  (5). (6), (7),

5 будут также равны; нулю.

Во втором и третьем циклах работы эти величины уже не будут нулевыми, но из-за присутстви  нулевых значений ti и yi (, 1) во втором цикле, а также ti и yi () в третьем

0 цикле работы адаптивного временного дискретизатора , статистические моменты данных величин еще не обеспечат точное вычисление прогнозируемого значени  сигнала , поэтому на выходе третьего суммато5 ра 99 формируетс  сигнал, отличающийс 

по величине от регистрируемого параметра.

В первом цикле работы дискретизатора

ключ 13 замкнут, а выход коммутатора 14

подключен к первому своему входу, поэтому

0 после отработки генератором 2 пилообразного напр жени  полного цикла на управл ющий вход блока 1 выборки-хранени  через ключ 13 и первый вход коммутатора 14 подаетс  управл ющий сигнал дл  выборки

5 значени  входного сигнала.

Во втором и третьем циклах регистрации сигнала работы устройства ничем не . отличаетс  от работы в последующие моменты времени. Сигнал, пропорциональный

0. величине б , определенный по формуле (8), с выхода блока 102 вычитани  по модулю, будет превосходить величину заданной погрешности е, т.е. неравенство (9) будет выполн тьс , следовательно, на выходе

5 порогового элемента 5 будет сформирован управл ющий сигнал, обеспечивающий нормальную работу адаптивного временного дискретиэатора.

Положительный эффект, который дает

0 изобретение, заключаетс  в том, что оно позвол ет, по сравнению с прототипом (базовым объектом), существенно повысить точность аппроксимации. Это объ сн етс  следующим: так как аппроксимирующа 

5 функци  строитс  по трем предшествующим значени м сигнала, то вли ние случайных изменений дискретизируемого сигнала ослабление. Кроме того, кривые второго пор дка позвол ют осуществл ть непрерывную аппроксимацию. Моделирование, проведенное на ЭВМ, показывает, что погрешность аппроксимации при использовании предлагаемого устройства снижаетс  на 30...40%. Уменьшение погрешности приво- дит, в свою очередь, к снижению ущерба, возникающего из-за непредвиденных последствий , которые могут по витьс  по причине большой погрешности аппроксимации при использовании прототипа (например, при контроле).

Экономический эффект от внедрени  предлагаемого изобретени  может быть оценен суммой предотвращенного ущерба, который мог бы возникнуть прииспользова- нии прототипа.

Claims (1)

1. Формула изобретени  . Адаптивный временной дискретизатор, содержащий блок выборки-хранени , выход которого  вл етс  выходом дискретизато- ра, а информационный вход подключен к информационному входу дискретизатора и входу запуска генератора пилообразного напр жени , соединенного выходом с первым входом компаратора и информацией- ным входом запоминающего элемента, подключенного управл ющим входом к вы- ходу порогового элемента, а выходом - к первому входу первого блока умножени  и входу масштабирующего элемента, выход которого соединен с первым входом второго блока умножени , подключенного вторым входом к выходу счетчика отсчетов, а выходом - к входу- первого квадратора и первому входу первого сумматора, подклю- ценного вторым входом через второй масштабирующий элемент к выходу квадратора, а выходом - к второму входу первого блока умножени , соединенного выходом с вторым входом компаратора, отличающий- с   тем, что, с целью повышени  точности за счет аппроксимации дискретизируемых сигналов кривыми второго пор дка, в него дополнительно введены второй квадратор, три блока возведени  в степень, семь бло- ков осреднени , счетчик времени дискретизатора , блок вычитани  по модулю, шесть блоков пам ти, с третьего по семнадцатый блоки умножени , второй и третий сумматоры , одиннадцать блоков делени , одиннад- цать блоков вычитани , тридцать один элемент задержки, коммутатор и ключ, подключенный информационным входом к выходу генератора пилообразного напр жени , а выходом - к первому информационному вхо- ду коммутатора, соединенного вторым информационным входом с выходом компаратора, а выходом - с входом счетчика отсчетов, входом обнулени  счетчика времени дискрети- зации, управл ющим входом блока

   выборки-хранени  и входами управлени  записью с первого по шестой блоков пам ти , причем управл ющие входы ключа и коммутатора соединены с выходом порогового элемента, выход блока выборки-хранени  подключен к информационному входу первого блока пам ти, соединенного выходом с первым входом первого блока осреднени , первым входом третьего блока умножени  и информационным входом второго блока пам ти , выход которого подключен к второму входу первого блока осреднени , первому входу четвертого блока умножени  и информационному входу третьего блока пам ти, соединенного выходом с третьим входом первого блока осреднени  и первым входом п того блока умножени , причем выход генератора пилообразного напр жени  подключен к первому входу второго сумматора и информационному входу четвертого блока пам ти, выход которого соединен с информационным входом п того блока пам ти, первым входом второго блока осреднени , входом первого блока возведени  в степень , вторым входом третьего блока умножени  и входом первого элемента задержки, подключенного выходом к первому входу шестого блока умножени , соединенного вторым входом с выходом третьего блока умножени , причем выход п того блока пам ти подключен к информационному входу шестого блока пам ти, второму входу второго блока осреднени , входу второго блока возведени  в степень, второму входу четвертого блока умножени  и входу второго элемента задержки, соединенного выходом с первым входом седьмого блока умножени , подключенного вторым входом к выходу четвертого блока умножени , причем выход шестого блока пам ти соединен с третьим входом второго блока осреднени , входом третьего блока возведени  в степень, вторим входом п того блока умножени  и входом третьего элемента задержки , подключенного выходом к первому входу восьмого блока умножени , соединенного вторым входом с выходом п того блока умножени , причем первый, второй и третий блоки возведени  в степень подключены выходами сигналов второй степени к соответствующим входам третьего блока осреднени , выходами сигналов третьей степени - к соответствующим входам четвертого блока осреднени , а выходами сигналов четвертой степени - к соответствующим входам п того блока осреднени , при этом входы шестого блока осреднени  соединены с выходами третьего, четвертого и п того блоков умножени , входы седьмого блока осреднени  подключены к выходам шестого, седьмого и восьмого блоков умножени , выход второго блока осреднени  через четвертый элемент задержки соединен с первым входом дев того блока умножени , выход третьего блока осреднени  подключен к входам элементов задержки с п того по дев тый , выход п того элемента задержки соединен с входами делител  первого и .второго блоков делени , выход шестого элемента задержки подключен к входу уменьшаемого первого блока вычитани , выход седьмого элемента задержки соединен с входом делител  третьего блока делени  и через дес тый элемент задержки - с входом уменьшаемого второго блока вычитани , подключенного входом вычитаемого к выходу третьего блока делени  выход восьмого элемента задержки соединен с первым входом дес того блока умножени , выходдев - того элемента задержки подключен к .первому входу одиннадцатого блока умножени , выход четвертого блока осреднени  соединен с входами элементов задержки с одиннадцатого по п тнадцатый, выход одиннадцатого элемента задержки подключен к входу делител  четвертого блока делени , выход двенадцатого элемента задержки соединен с входом уменьшаемого третьего блока вычитани , выход тринадцатого элемента задержки подключен к входу делител  п того блока делени , соединен- . ного выходом с входом вычитаемого первого блока вычитани , а входом делимого - с выходом дев того блока умножени  и входом делимого второго блока делени , подключенного выходом к входу вычитаемого третьего блока вычитани , выход четырнадцатого элемента задержки соединен с входом делител  шестого блока делени  и через шестнадцатый элемент задержки - с входом уменьшаемого четвертого блока вычитани , подключенного входом вычитаемого к выходу шестого блока делени , соединенного входом делимого с выходом дес того блока умножени , выход п тнад- цатогоэлемента задержки подключен к первому входу двенадцатого блока умножени , выход п того блока осреднени  соединен с входом делимого третьего блока делени , вторыми входами дев того и дес того блоков умножени , первыми входами тринадцатого и четырнадцатого блоков умножени  и входом семнадцатого элемента задержки, подключенного выходом к входу делител  седьмого блока делени , выход шестого блока осреднени  через восемнадцатый элемент задержки соединен с вторым входом тринадцатого блока умножени , подключенного выходом к входу делимого четвертого блока делени , соединенного выходом с входом вычитаемого

   п того блока вычитани , выход седьмого блока осреднени  подключен к входам элементов задержки с дев тнадцатого по двадцать первый, выход дев тнадцатого

   элемента задержки соединен с входом уменьшаемого п того блока вычитани , выход двадцатого элемента задержки подключен к входу уменьшаемого шестого блока вычитани , выход двадцать первого элемен0 та задержки соединен с входом уменьшаемого седьмого блока вычитани , выход первого блока осреднени  подключен через двадцать второй элемент задержки к второму входу четырнадцатого блока умножени ,

   5 соединенного выходом с входом делимого первого блока делени , подключенного, выходом к входу вычитаемого шестого блока .- вычитани , выход которого соединен с входом делимого восьмого блока делени , под0 ключенного входом делител  к выходу третьего блока вычитани  и входу делител  дев того блока делени , а выходом - к входу вычитаемого восьмого блока вычитани , соединенного выходом с входом делимого де5: с того блока делени , а входом уменьшаемого через двадцать третий элемент задержки - к выходу п того блока вычитани  и входу двадцать четвертого элемента задержки, соединенного выходом

   0 с входом вычитаемого дев того блока вычитани , подключенного выходом к входу де- лимого одиннадцатого блока делени , а входом уменьшаемого - к выходу п тнадцатого блока умножени , соединенного пер5 вым входом через двадцать п тый элемент задержки с выходом первого блока вычитани  и входом двадцать шестого элемента задержки подключенного выходом к входу уменьшаемого дес того блока вычитани ,

   0 соединенного выходом с входом делител  дес того блока делени , а входом вычитаемого - с выходом дев того блока делени , подключенного входом делимого через двадцать седьмой элемент задержки к выхо5 ду второго блока вычитани , причем выход четвертого блока вычитани  через двадцать восьмой элемент задержки соединен с входом делител  одиннадцатого блока делени , выход которого подключен к входу

   0 двадцать дев того элемента задержки и второму входу двенадцатого блока умножени , соединенного выходом с входом вычитаемого одиннадцатого блока вычитани , подключенного выходом к входу делимого седьмого

   5 блока делени , а входом уменьшаемого через тридцатый элемент задержки - к выходу седьмого блока вычитани , соединенного входом вычитаемого с выходом одиннадцатого блока умножени , подключенного вто- рым входом к выходу дес того блока

   делени , второму входу п тнадцатого блока умножени  и входу тридцать первого элемента задержки, выход которого соединен с лервым входом третьего сумматора, подключенного вторым и третьим входами к выходам шестнадцатого и семнадцатого блоков умножени  соответственно, а выходом - к входу вычитаемого блока вычитани  по модулю, соединенного выходом с входом порогового элемента, а входом уменьшаемого - с информационным входом дискре0

   тизатора и входом запуска счетчика времени дискретизации, подключенного выходом к второму входу второго сумматора, выход которого соединен с входом второго квадратора и первым входом шестнадцатого блока умножени , подключенного вторым входом к выходу двадцать дев того элемента задержки , а выход второго квадратора соединен с первым входом семнадцатого блока умножени , подключенного вторым входом к выходу седьмого блока делени .

   Фиг. /

   I

   I

   д

   е ж

   к

   I Л

   м

   н

   о к

   с т

   у

   Ф

   X

   щФиг . 2

   Фиг.З

   (-.) -д1чнэУ У

   (x) ЭТ Н9ЖОНИЯ

   /) aTiHBlnhwg {4.) a-nHa o D