SU1508238A1

SU1508238A1 - Устройство дл прогнозировани надежности по результатам ускоренных испытаний

Info

Publication number: SU1508238A1
Application number: SU874343640A
Authority: SU
Inventors: Александр Алексеевич Бурба; Виталий Кириллович Дедков; Анатолий Николаевич Захаров; Геннадий Васильевич Воробьев
Original assignee: Военно-воздушная инженерная Краснознаменная академия им.проф.Н.Е.Жуковского
Priority date: 1987-12-14
Filing date: 1987-12-14
Publication date: 1989-09-15

Abstract

Изобретение относитс к вычислительной технике и автоматике и может быть использовано дл прогнозировани надежности технических объектов по результатам ускоренных испытаний. Цель изобретени - повышение точности устройства. Устройство содержит коррел тор 1, анализатор 2 случайного процесса, блок 3 задани глубины прогноза, блоки 4 и 53 суммировани , ключ 5, блок 6 дифференцировани , блок 7 сравнени , блок 8 вычислени модул разности, блоки пам ти, переключатель 10, распределитель импульсов, генератор тактовых импульсов, буферные регистры, накапливающие сумматоры, коммутаторы, счетчик 19, ассоциативный блок пам ти, регистр сдвига, группу 50 буферных регистров, блоки вычитани , блоки умножени , группу 54 блоков умножени , формирователь импульсов 55, преобразователь число-код, блоки делени , квадратор 58, блок извлечени квадратного корн , инвертор и блок возведени в степень. В отличие от прототипа устройство осуществл ет прогноз с помощью не неизменной, а учитывающей "старение" функции F_и (X_I)Y_и распределени внешнего воздействи . 4 ил.

Description

СП

оо tc

О9

00

Изобретение относитс к вычислительной технике и автоматике и может быть использовано дл прогнозировани надежности технических объектов по результатам ускоренных испытаний, когда до испытаний априорна информаци о предельных значени х предельных свойств (сопротивл емости) технических объектов отсутствует.

Цель изобретени - повышение точности устройства.

Сущность изобретени состоит в следу гощем.

В отличие от устройства-прототипа, в котором прогноз надежности осуществл етс с помощью неизменной во времени условной .функции F(x)y(, распределени внешнего воздействи относительно гипотезы о том, что допусти- мое значение воздействи принадлежит отрезку x,x-i-dx7, в предлагаемом устг ройстве учитываетс изменение., математического ожидани сопротивл емости при форсированных нагрузках, обусловленное старением.

По статистике об отказах в процессе ускоренных испытаний оцениваютс статистическа функци сопротивл емости (х)и статистическа функ- UJiH надежности R(n)j, .Затем осуществл етс прогноз надежности Rj(n) , при форсированном режиме нагруженн , соответствующем случайному процессу воздействи .

Rfi(n),Hur |1 , dF.Cx.f,

п - глубина прогноза, выражен- нал через число интервалов коррел - 1щи случайного процесса внешнего воздействи (п ),

ЛИ - интервал коррел ции исследуемого случайного процесса; условна функци распределени внешнего воздействи относительно гипотезы о том, что предельное (допустимое) значение воздействи принадлежит элементарному отрезку х, X + dxj;

dF,j(x) - веро тность элементарной гипотезы X 4- dx.

Функци F А (х ) j, 3 g дл каждого 1-го значени определ етс как

,где Z

, р. expr-exp(-Z;g)J,

(2)

1-е

J I- ic jyut

- нормированное уклонениЪ от моды;

Z,-f - АУН. (Xie РуиЬ 3)

|Ь параметр масштаба распределени наибольших некоррелированных значений случайного процесса нагруже- ни ;

т параметр положени этого же распределени ;

Х|5 - i - значение сопротивл емости На 1-м шаге прогноза, получаемое путем разбиени ее возможных значе- ршй На К подынтервалов;

РУК N /SH

- и -

/5 aw

(4)

и

где Кл(п)

УИ to

- функци надежности

н

при (|jopcnpoBaHH ix нагрузках или веро тность того, что за врем разу внешнее по отношенио к испыты- ваемому техническому объекту воздействие не превысит допустимого с учетом старени ;

F/i(x) - статистическа функци распределени сопротивл емости, полу ченна по результатам ускоренных испытаний , основна и исчерпываюш;а характерист1-1Ка допустимого предела величины внешнего воздействи , привод щего испытываемый технический объект к отказу;

и

- наибольшее случайное воздействие на отрезке времени, равном интервалу коррел ции;

(1) 40

(5)

N - объем выборки наибольших не

коррелированных значений U.- ;

Zf J. .1 . t |vj -

.fj, ищ посто нные, oi конкретного Nj.

завис щие

50

Значение i сопротивл емости на 1-м шаге прогноза определ етс как

Х

+ дх

.К .. (т -)

(6)

где Лх - величина шага разбиени интервала изменени сопротивл емости}

Xj - математическое ожидание сопротивл емости:

г X., - ml;

(7)

5

X - начальное значение математического ожидани сопротивл емости при

m - коэффициент, определ ющий скорость старени .

После этого определ етс степень близости эмпирической функции надежности R (п), и прогнозируемой R Р помощи критери Колмогорова , который предусматривает выполнение неравенства

d max |Кд(п),, -R((n);j

(8)

где d - допустимое значение макси- ,мальной величины модул разности расчетной и эмпирической функций надежности ..

Если неравенство (8) соблюдаетс , то итог проверки результатов ускоренных испытаний положительньй и статистическую функцию распределени сопротивл емости Рл(х) можно использовать дл прогноза надежности исследуемого технического объекта при эксплуатационных нагрузкахо В формуле (1) вместо параметра, характеризующего форсированную нагрузку (F(x.) ) подставл етс условна функци распределени при эксплуатационной нагрузке „

На фиг.1-3 приведена схема устройства; на фиГо4 - циклограмма его работы .

Устройство содержит коррел тор 1, анализатор 2 случайного процесса, блок 3 задани глубины прогноза,первый блок 4 суммировани , ключ 5, блок 6 дифференцировани , блок 7 сравнени , блок 8 вычислени модул разности , первый блок 9 пам ти, переклю- .чатель 10, распределитель 11 импульсов , генератор 12 тактовых импульсов второй блок 13 пам ти, первый буферный регистр 14,-первый накапливающий сумматор 15,первый 16и второй 17 коммутаторы, второй накапливающий сумматор 18, счетчик 19, второй : буферный регистр 20, третий 21 и четвертый 22 коммутаторы, третий буферный регистр 23, п тый коммутатор 24, четвертый буферный регистр 25, щес- той 26 и седьмой 27 коммутаторы, п - тьй буферный регистр 28, восьмой 29, дев тый 30 и дес тый 31 коммутаторы, ассоциативный блок 32 пам ти, одиннадцатый 33 и двенадцатый 34 комму- таторы, шестой буферный регистр 35,

082386

тринадцатый 36 и четьфнадцатый 37 коммутаторы, третий блок 38 пам ти, регистр 39 сдвига с п тнадцатого по. дев тнадцатый коммутаторы 40. - 44, седьмой буферный регистр 45, коммутаторы с двадцатого по двадцать третий 46 - 49, группу 50 буферных регистров , первый блок 51 вычитани ,

,Q первый блок 52 умножени , второй блок 53 суммировани , группу 54 блоков умножени , формирователь 55 импульсов , преобразователь 56 число - код,, первьш блок 57 делени , квадратор 58,

5 второй блок 59 вычитани , второй блок 60 умножени , третий блок 61 вычитани , блок 62 извлечени квадратного корн , второй блок 63 делени , инвертор 64 и блок 65 возведени в степень.

20 Позици ми 66 - 121 обозначены вы- ходы распределител И импульсов.

Устройство работает следующим образом .

Информаци о форсированном случай25 ном воздействии на исследуемый технический объект и (t)yM имеющем место при ускоренных испытани х, представленна в виде непрерьшного электрического сигнала, -поступает на вход

30 коррел тора 1 и на вход анализатора 2. В коррел торе 1 определ етс автокоррел ционна функци исследуемого случайного сигнала и по ней оцениваетс его интервал коррел ции 411 . Этот интервал задаетс анализатору 2, в котором исследуемый сигнал разбиваетс на промежутки A S , и затем в каждом из них определ етс наибольшее значение Выбранные наибольшие

0 значени Uj из интервалов разбиени исследуемого случайного сигнала подаютс на информационный вход буферного регистра 14 (сигнал на запись подаетс на его управл ющий вход с

5 п того выхода распределител И,темп работы которого задаетс генератором 12) и на вход формировател 55, Таким образом, на информационный вход счетчика 19 поступает число импульQ сов, соответствующее количеству наибольших некоррелированных значений . U;. Кроме того, на информационные входы блока 9 с второго входа устройства подаютс статистические знаg чени Гл(х) и R(n), полученные по результатам ускоренных испытаний На информационные входы блока 13 с третьего входа устройства поступают значени х „ и т, определенные на ос35

нове обработки экспериментальных данных . Управл ющие сигналы дл записи на блоки пам ти подазотс с первого, второго, третьего и четвертого вы- ходов распределител 11

Осуществл етс оценка величин U и Sy в соответствии с выражением (5). Дл этого информаци , записанна в буферном регистре 14,подаетс в на- кашшвающий сумматор 15 и далее через коммутатор 22 на вход делимого блока 57, на вход делител которого поступает число N с выхода счетчика 19 через регистр 20 и коммутатор 21. С выхода блока 57 посредством коммутатора 24 значение U записываетс в регистр 25 о

Значени U j - 1 с выхода регистра 14 подаютс также 1ерез коммутатор 16 на вход квадратора 58 и далее через коммутатор 17 на вход сумматора 18.

2

Сигнал, пропорциональный 2. U:, с .

Р. выхода регистра 23 через коммутатор

22 поступает в промежуток времени, задаваемый циклограммой на фиг.4,на вход блока 57 и далее через коммута торы 24 и 29 на вход блока 59, где

I

т ffi

рассчитьтаетс выражение :; U --U .

j

В блоке 62 данный сигнал преобразуетс в сигнал, пропорциональный S . Пе- речисленные блоки срабатывают под управлением импульсов с распределител 1 1 о

Далее рассчитываютс параметры /ь,, и f . Сигналы с блоков 62 и 32 через коммутаторы 31 и 33 подаютс на. блок 63, где определ етс величина уц . . Сигнал, пропорциональньш 2, с выхода блока 32 в интервал времени,

заданный циклограммой, поступает на вход блока 63. Рассчитьшаетс величина котора по цепочке бло-. ков 34, 27 и 28 подаетс на вход вычитаемого блока 59, где рассчитываетс величина , подаваема через коммутаторы 30 и 37 на вход вычитаемого блока 61 о

Начальное значение математическо: го- ожидани сопротивл емости 5j из блока 13 пам ти подаетс на вход

.уменьшаемого блока 51, на вход вычитаемого которого поступает величина (с выхода блока 52), пропорциональ

5

0

5

о

5

0

5

0

5

на скорости старени и прогно- за, задаваемому блоком 3. ,

-Сигналы, пропорциональные К/2 и i.c выходов блока 38 поступают на входы блока 61, где определ етс их разность, подаваема через коммутаторы . 41 и 42 на вход блока 60, где перемежаетс с величиной дх шага разбиени интервала изменени сопротивл емости . В блоке 53 рассчитываетс величина Х Затем определ ютс значени .условной функции распределени CFJ)(X ;),,1 J , в блоке 61 из X., вычитаетс /и, Далее эта разность подаетс на вход первого.сомножител блока 60 через коммутаторы 41 и 42. Значение- /ь с выхода регистра 35 через коммутаторы 36 и 18 пр- ступает на вход второго сомножител блока бОо Вычисленное значение Z ;р через коммутатор 44 записываетс в per гистр 45, откуда по сигналу распределител 11 через коммутатор 46 и инвертор 64 поступает в блок 65, где дважды экспонируетс о Значени функ-г ции CF л (х,-)/и 1 t подаютс на входы регистров 50.

После этого рассчитьшаетс функци ) этого на входы группы 54 блоков умножени , с выхода блока

6подаютс значени dFACx-), которые перемножаютс со значени ми Р(х;)у(4, поступающими с выходов блоков 50. Переключатель 10 при этом устанавливаетс в такое положение, что величина сопротивл емости F(x) подаетс с его второго выхода, а за- .тем переводитс в такое положение, . что эта величина подаетс с первого выхода.

Значени Кл(п) через коммутатор 49 по сигналу, с п тьдес т третьего выхода распределител 11 по-. даютс на информационный вход блока 8„ на другой информационньй вход которого с выхода блока 9 по сигналу с п тьдес т четвертого выхода распредели- тел 11 направл ютс значени статистической фyнkции надежности Rj,(n)vM(c)i определенной по результатам ускоренных испытаний. В блоке 8 оцениваетс ; модуль разности, которьй подаетс на вход блока 7 сравнени . Блок 7 выполн ет проверку соблюдени , неравенства (8). Если оно имеет место, то с блока

7подаетс сигнал на управл ющий вход ключ.а 5 дл пропуска через коммутатор 48 в блок 6 дифференцировани

функции распределени сопротивл емос- -и Fjj(x) . С первого входа устройства на вход коррел тора 1 и на вход анализатора 2 случайного процесса подаетс информаци о случайном воздействии на технический объект U(t), имеющем место при нормальной эксплу- атации, представленна в виде непрерывного электрического сигнала В дальнейшем работа блоков повтор етс в описанном, пор дке и с выхода блока 4 через коммутатор 49 (сигнал с выхода распределител 11 импульсов в этом случае не подаетс ) посту- 5 прогноза группу из п блоков умноже- пайт прогнозируемое значение функции надежности Кл(п) при нормапьньсх услови х эксплуатации технического объекта .

. Если неравенство (8) не соблюда- 20 етс ,. то блок 7 не подает сигнал на ключ 5, FA(X) не проходит на блок 6 и прогнозирование надежности при нормальных услови х эксплуатации не производитс . Эта мера объ сн етс 25 .тем, что большой модуль разности

fi(VM(c) и R(n) v(c) свидетельствует о несовпадении этих функций надежности, что вл етс про влением ошибки в оценке статистической функ- 30 ции распределени Fjj(x). Следовательно , в данном случае необходимо либо проверить обработку результатов ускоренного процесса, либо провести цикл ускоренных испытаний заново с

35

ни , три блока вычитани , группу из п буферных регистров, двадцать три коммутатора, квадратор, регистр сдви га, два блока делени , ассоциативный блок.пам ти, два накапливающих сумма тора, преобразователь число - код, блок извлечени квадратного корн , инвертор, блок возведени в степень, два блока умножени , распределитель импульсов и генератор тактовых импульсов , тактовьА выход которого сое динен с тактовым входом распределите л импульсов, управл ющие выходы которого , с первого по 56 + 2п-й, подключены соответственно к первому и к второму входам записи первого блок пам ти, первому и второму входам записи второго блока пам ти, входам за писи и считывани первого буферного регистра, тактовому входу первого на капливающего сумматора, управл ющему входу первого коммутатора, управл ющему входу второго коммутатора, тактовому входу второго накапливающего сумматора, тактовому входу счетчика, входам записи и считывани второго буферного регистра, управл ющему входу третьего коммутатора, управл ющему входу четвертого коммутатора, входу записи третьего буферного регистра , управл ющему входу п того коммутатора, входу записи четвертого буферного регистра, входу считьюани третьего буферного регистра, входу считывани четвертого буферного регистра , управл ющему входу шестого коммутатора, управл ющему входу седьмого коммутатора, входам записи и считывани п того буферного регистра , управл ющему входу восьмого коммутатора , управл ющему входу дев того коммутатора, управл ющему входу дес того коммутатора, первому входу считывани ассоциативного блока пам

последующей проверкой с помощью предлагаемого устройства.

Claims

Формула изобретени

Устройство дл прогнозировани

надежности по результатам ускоренных исгытаний, содержащее коррел тор,анализатор случайного процесса, блок задани глубины прогноза, первьй блок суммировани , ключ, блок дифференцировани , блок сравнени , блок вычислени модул разности, первый блок пам ти и переключатель, первый выход которого соединен с информационньм входом ключа, а вход - с-первым выхо- ;дом первого блока пам ти, информационные входы которого подключены к второму входу устройства, второй выход- к первому входу блока вычислени мо- дул разности, выход которого через блок сравнени св зан с управл ющим входом ключа, первый информационный вход анализатора случайного процесса

подсоединен к первому входу устройства , второй информационный вход - к выходу коррел тора, св занного своим входом с первым входом устройства, управл ющий вход первого сумматора соединен с выходом блока задани глубины прогноза, отличающе-,. вс тем, что, с целью повьшени точности устройства, оно содержит второй и третий блоки пам ти, второй блок суммировани , формирователь импульсов , счетчик, семь буферных регистров и по числу п градаций глубины

5 прогноза группу из п блоков умноже-

0 5

0

5

0

g

ни , три блока вычитани , группу из п буферных регистров, двадцать три коммутатора, квадратор, регистр сдвига , два блока делени , ассоциативный блок.пам ти, два накапливающих сумматора , преобразователь число - код, блок извлечени квадратного корн , инвертор, блок возведени в степень, два блока умножени , распределитель импульсов и генератор тактовых импульсов , тактовьА выход которого соединен с тактовым входом распределите- л импульсов, управл ющие выходы которого , с первого по 56 + 2п-й, подключены соответственно к первому и к второму входам записи первого блока пам ти, первому и второму входам записи второго блока пам ти, входам записи и считывани первого буферного регистра, тактовому входу первого накапливающего сумматора, управл ющему входу первого коммутатора, управл ющему входу второго коммутатора, тактовому входу второго накапливающего сумматора, тактовому входу счетчика, входам записи и считывани второго буферного регистра, управл ющему входу третьего коммутатора, управл ющему входу четвертого коммутатора, входу записи третьего буферного регистра , управл ющему входу п того коммутатора, входу записи четвертого буферного регистра, входу считьюани третьего буферного регистра, входу считывани четвертого буферного регистра , управл ющему входу шестого коммутатора, управл ющему входу седьмого коммутатора, входам записи и считывани п того буферного регистра , управл ющему входу восьмого коммутатора , управл ющему входу дев того коммутатора, управл ющему входу дес того коммутатора, первому входу считывани ассоциативного блока пам ти ,управл ющему входу одиннадцатого коммутатора,управл ющему входу двенадцатого коммутатора,входам записи и счи- тывани шестого буферного регистра,управл ющему входу тринадцатого коммутатору , второму входу считывани v ассоциативного блока пам ти, управл ющему входу четырнадцатого к;оимутато- ра, первому входу считьшани третье- ш го блока пам ти, сдвиговому входу регистра сдвига, второму входу считывани третьего блока пам ти, управл ющему входу п тнадцатого коммутатора, управл ющему входу шестнадцатого ком- 15 мутатора, управл ющему входу семнадцатого коммутатора, третьему вхо- ду считьшани третьего блока пам ти , управл ющему входу восемнадцатого коммутатора, управл ющему вхо- 20 ду дев тнадцатого коммутатора, первому и второму входам считывани второго блока пам ти, входам, записи и считывани седьмого буферного регистра ., управл ющему входу двадцатого 25 коммутатора, управл ющему в,х6ду.двад-: цатБ первого коммутатора, управл ющему входу дваддать йторого коммутатора , первому входу считывани первого

вани , выход суммы которого подключен к информационному входу двадцат третьего коммутатора, первый информ ционный выход которого соединен Q в рым информационным входом блока вычислени модул разности, второй иц фррмационный выход - с выходом устройства , выход анализатора случай- ного процесса подключен к информационному ВХОДУ первого буферного ре гистра, -а также через формирователь импульсов - к счетному входу счетчи информационный выход которого соеди нен с информационным входом второго буферного регистра, информационный вьрсод которого подключен к информационному входу третьего коммутатора первый информационный выход которог соединен через преобразователь числ код к информационному входу ассоциа тивного блока пам ти, а второй информационный- выход - к входу делите л первого блока делени , выход час ного которого соединён с информацио ным входом п того коммутатора, а вт рой информационный вход - с -информа ционным выходом четвертого коммутатора , первый информационный вход ко

блока пам ти, управл ющему входу двад-Ю торого подключен к информационному

выходу третьего буферного р егистра, а второй информационный вход -: к вы ходу суммы первого накапливающего сумматора, информацион1С)1й вход кото рого соединен с информационным выхо дом первого буферного регистра, кот рый этим же выходом подключен - к пе вому информационному входу.первого коммутатора, второй информационный вход которого соединем с первым информационным выходом шестого коммут тора, а информационный выход через квадратор - с информационным входом второго коммутатора, первый информа ционный выход которого через второй накапливающий сумматор подключен к информационному входу третьего ного регистра, а второй информацион ный выход - к первому информационно му входу седьмого коммутатора, втор информационный вход которого соединен с первым информационным выходом двенадцатого коммутатора, информационный выход - с информационным вх сс дом п того буферного регистра, информационный выход которого подключен к входу вычитаемого второго бло 1вычитани , выход разности которого соединен с информационным входом де

цать третьего комму.татора, второму бходу считывани первого блока пам ти , входам записи и входам считьюа- ни группь5 буферных регистров, информационные входы второго блока пам ти .подключены к третьему входу устройства , первь5Й информационный выход - к входу уменьшаемого первого блока вычитани , а второй информационный выход - к входу первого co fflo- жител первого блока умножени , вход второго сомножител которого соединен .с вторым выходом блока задани , глуби- |ны прогноза выход произведени с входом вычитаемого первого блока вы- чита1ш , выход разности кото рого подключен к первому информационному входу .viTOporo сенатора, второй выход переключател -, соединен с первым ин- формацнонным входом двадцать второго ксммутй уора, второй: информационный вход которого подключен к информационному выходу КЛЮЧИ;, информационный зыход через блок дифференцировани - к первому информационному входу последнего блока.умножени группы блоков умножени , аыхбд произведени которого соединен с вторым информационным входом первого блока суммировани , выход суммы которого подклю . чен к информационному входу двадцать третьего коммутатора, первый информационный выход которого соединен Q вторым информационным входом блока вычислени модул разности, второй иц- фррмационный выход - с выходом уст ., ройства, выход анализатора случай- . ного процесса подключен к информационному ВХОДУ первого буферного регистра , -а также через формирователь импульсов - к счетному входу счетчика информационный выход которого соединен с информационным входом второго буферного регистра, информационный вьрсод которого подключен к информационному входу третьего коммутатора, первый информационный выход которого соединен через преобразователь числоj- код к информационному входу ассоциативного блока пам ти, а второй информационный- выход - к входу делител первого блока делени , выход частного которого соединён с информационным входом п того коммутатора, а второй информационный вход - с -информационным выходом четвертого коммутатора , первый информационный вход которого подключен к информационному

выходу третьего буферного р егистра, а второй информационный вход -: к выходу суммы первого накапливающего сумматора, информацион1С)1й вход которого соединен с информационным выходом первого буферного регистра, который этим же выходом подключен - к первому информационному входу.первого коммутатора, второй информационный , вход которого соединем с первым информационным выходом шестого коммутатора , а информационный выход через квадратор - с информационным входом второго коммутатора, первый информационный выход которого через второй накапливающий сумматор подключен к информационному входу третьего ного регистра, а второй информационный выход - к первому информационному входу седьмого коммутатора, второй информационный вход которого соединен с первым информационным выходом двенадцатого коммутатора, информационный выход - с информационным вхо- дом п того буферного регистра, информационный выход которого подключен к входу вычитаемого второго блока 1вычитани , выход разности которого соединен с информационным входом де

13

в того коммутатора, а вход уменьшаемого - с информационным выходом восьмого коммутатора, первый информационный вход которого подключен к второму информационному выходу шестого комму- татора, а второй информационный вход к первому информационному выходу п того коммутатора, второй информационный выход которого подключен к инфор- мационному входу четвертого буферного регистра, информационный выход которого соединен с вторым информационным входом шестого коммутатора, выход суммы второго блока суммировани подключен к первому информацион- ному входу п тнадцатого коммутатора, а второй информационный вход - к первому информационному выходу дев тнадцатого коммутатора, второй информационный выход которого соединен с информационным входом седьмого буферного регистра, а информационньвн вход - с выходом произведени второго

блока умножени , входы первого и вто- 25 коммутатора, первый информационный

рого сомножителей которого подключены к информационным выходам соответственно семнадцатого и восемнадцатого коммутаторов, первые информационные входы которых подключены соответственно к первым информационным выходам тринадцатого коммутатора и третьего блока: пам ти, а вторые информационные входы - соответственно к первому и второму информационным выходам шестнадцатого коммутатора, информационный вход которого соединен с выходом разности третьего блока вычитани , входы вычитаемого и уменьшаемого которого подключены к информационным выходам соответственно че- тьфнадцатого и п тнадцатого коммута- . торов, второй информационный вход последнего из которых через регистр

вход двадцатого коммутатора подключ к информационному выходу седьмого б ферного регистра, вто.рой информацио ньш вход - к первому информационном

30 выходу двадцать первого коммутатора а информационный выход через послед вательно соединенные инвертор и бло возведени в степень - к информационному входу двадцать первого ком

35 мутатора, второй информационный вых которого соединен с информационными входами группы буферных регистров,и формационные выходы двух первых буф ньпс регистров которой подключены к

40 входам соответственно первого и второго сомножителей первого блока умножени группы.блоков умножени , информационные выходы остальньк буферных- регистрюв - к входам первого сом

40 входам соответственно первого и второго сомножителей первого блока умножени группы.блоков умножени , информационные выходы остальньк буферных- регистрюв - к входам первого сомсдвига соединен с вторым информацион- 45 ножител соответствующих последукицих

ным выходом третьего блока пам ти, третий информационный выход .которого подключен к первому информационному входу четырнадца тог О коммутатора, : второй информационный вход которого соединен с первым информационным выблоков группы блоков умножени , входы второго сомножител каждого последу- кщего из которых соединены с выходами произведени каждого из предьщущих 50 блоков умножени .

238I i

ходом дев того коммутатора, второй информационный выход которого через блок извлечени квадратного корн подключен к первому информационному входу дес того коммутатора, второй информационный вход которого соединен с вторым информационным выходом тринадцатого коммутатора, информационный выход - с входом делител второго блока делени , выход частного которого подключен к информационному входу двенадцатого коммутатора,вход делимого - к информационному выходу одиннадцатого коммутатора, первый и второй информационные входы которого соединены соответственно с первым и вторым информационными выходами ассоциативного блока пам ти, второй ин- формац:ронный выход двенадцатого коммутатора подключен к информационному входу шестого буферного регистра,информационный выход которого соединен с информационным входом тринадцатого

вход двадцатого коммутатора подключен к информационному выходу седьмого буферного регистра, вто.рой информацион- ньш вход - к первому информационному

выходу двадцать первого коммутатора, а информационный выход через последовательно соединенные инвертор и блок возведени в степень - к информационному входу двадцать первого коммутатора , второй информационный выход которого соединен с информационными входами группы буферных регистров,ин- формационные выходы двух первых буфер- ньпс регистров которой подключены к

входам соответственно первого и второго сомножителей первого блока умножени группы.блоков умножени , информационные выходы остальньк буферных- регистрюв - к входам первого сомножител соответствующих последукицих

блоков группы блоков умножени , входы второго сомножител каждого последу- кщего из которых соединены с выходами произведени каждого из предьщущих блоков умножени .

Ъег

И GS«ef5 RK fcS5R SuftfeaiftS ef

tttttirtttTttftttfttM

Ф1(г,2

,

;гг л±1

т т м

пв

«7

г;б

W flj

т -

t;

ш

)9J W

т т т т

1М 1ог

101

к

55

fcS5R SuftfeaiftS ef

S7 Ж

as §j вг