RU1786477C - Импульсный понижающий стабилизатор посто нного напр жени - Google Patents

Description

}23

UflufrJioeuvecxujr элементов

Фе/е. f

pa, резистивный делитель, включенный между выходным выводом и общей шиной, а выходом подключенный к инвертирующему входу компаратора, неинвертирующий вход которого соединен с выходом источника опорного напр жени , DLC-фильтр, конденсатор которого включен между выходным выводом и общей шиной, и входной вывод, отличающийс  тем, что, с целью снижени  нижнего предела входного напр жени , в него введены третий и четвертый транзисторы p-n-p-типа и п тый транзистор n-p-n-типа, первый, второй, третий и четвертый резисторы, диод, второй логический элемент 2И, перва  и втора  интегрирующие RC-цепи, логический элемент 2ИЛИ, инвертор, логический элемент 2И-НЕ, второй RS-триггер, первый и второй буферные элементы с открытыми коллекторными выходами, причем эмиттеры третьего и четвертого транзисторов соединены с входным выводом, коллектор третьего транзистора подключен к входу DLC-фильтра, база третьего транзистора подключена к токозадающей цепи и к коллектору четвертого транзистора, между точкой соединени  эмиттеров третьего и четвертого транзисторов и коллектором п того транзистора включены последовательно соединенные первый и второй резисторы, обща  точка которых соединена с базой четвертого транзистора, эмиттер

второго транзистора подключен к общей шине, к которой через диод подключен и эмиттер п того транзистора, база которого соединена с коллектором первого стора, а через третий резистор - с выводом дл  подключени  источника вспомогатель- ного питани , перва  интегрирующа  RC- цепь входом подключена к выхбду генератора, а выходом - к первому входу логического элемента 2ИЛИ, второй вход которого соединен с выходом компаратора, второй логический элемент 2И входами подключен к выходам генератора и логического элемента 2ИЛИ, а выходом - к инверсному входу R первого RS-триггера, , коллектор второго транзистора подключен к одному из входов логического элемента 2И-НЕ и к инверсному входу R второго RS-триггера через последовательно соединенные инвертор и вторую интегрирующую RC-цепь - к его Другому входу, а через четвертый резистор - к выводу дл  подключени  источника питани  логических элементов, выход логического элемента 2И-НЕ соединен с инверсным ахо- дом S второго RS-триггера, входы буферных элементов, выполненных с инверсией или без инверсии, подключены соответственно к пр мому или инверсному выходам второго RS-триггера, а выходы указанных первого и второго буферных элементов подключены соответственно к выходу резистивного делител  и к базе п того транзистора.

Изобретение относитс  к электротехнике , конкретно - к источникам вторичного электропитани  с импульсным регулированием дл  радиоэлектронных средств.

Наиболее предпочтительна  область использовани  - устройства вычислительной техники и аппаратура, работающие от батареи (аккумул тора) при предъ влении к ним повышенных требований в отношении массо-габаритных характеристик и КПД.

Отставание техники электропитани  радиоэлектронной , аппаратуры в части микроминиатюризации относительно общего уровн  аппаратуры в значительной мере преодолеваетс  применением микросхем в качестве схем управлени  стабилизаторами напр жени , разработанных с учетом специфики источников вторичного электропитани .

Известен стабилизатор посто нного на- пр жени , работающий в режиме широтно- импульсной модул ции, содержащий регулирующий транзистор, LCD-фильтр и

схему управлени , основу которой составл ет микросхема К142ЕП1 - см., например, Справочник Микросхемы дл  бытовой аппаратуры , М.: Радио и св зь, 1989, с.50. Эта микросхема (см. с.48 указанной книги) содержит дифференциальный усилитель, формирователь пилообразного напр жени , работающий с внешней емкостью от внешнего генератора пр моугольного напрйже- ни , широтно-импульсный модул тор, согласующие транзисторы и источник ohop- ного напр жени . Выход широтно-импульс- ного модул тора св зан с базой первого согласующего транзистора, эмиттер второго согласующего транзистора подключён к общему проводу схемы, а коллекторы офоих согласующих транзисторов через промежуточный транзистор св заны с базой регулирующего транзистора. Дифференциальный усилитель сравнивает выходное ние с опорным, а широтно-импульсный модул тор выдает импульсы, скважнбсть которых пропорциональна разности между

входным и выходным напр жением стабилизатора при определенном токе нагрузки.

Недостатком стабилизатора  вл етс  то, что он способен работать лишь при входных напр жени х 10...40 В, что определ етс  схемотехникой источника опорного напр жени , подключаемого к первичной сети непосредственно. Тем не менее, в технике электропитани  радиоэлектронной аппаратуры часто возникает потребность в получении сравнительно низких напр жений (наиболее частот 5 В) при уровн х входного напр жени , максимально приближающихс  к требуемым выходным. К недостаткам микросхемы К142ЕП1 относ тс  также большое количество внешних навесных элементов и необходимость подключени  к ней внешнего источника напр жени  модул ции, к тому же изолированного.

Наиболее близок к предлагаемому импульсный понижающий стабилизатор посто нного напр жени , содержащий генератор, компаратор, первый логический элемент 2И, входы которого подключены к выходам генератора и компаратора, первый RS-триггер, вход S которого соединен с выходом первого логического элемента 2И, первый транзистор n-p-n-типа, база которого подключена к выходу первого RS-триг- гера, второй транзистор n-p-n-типа, базой соединенный с эмиттером первого транзистора , резистивный делитель, включенный между выходным выводом и общей шиной, а выходом подключенный к инвертирующему входу компаратора, неинвертирующий вход которого соединен с выходом источника опорного напр жени , DLC-фильтр, конденсатор которого включен между выходным выводом и общей шиной, и входной вывод - универсальна  подсистема дл  построени  импульсных источников питани  фирмы Fairchild (микросхема / A78S40): см. Фолкенберри Л, Применение операционных усилителей и линейных ИС, М.:Мир, 1985, § 10.3.3 на с.311...320. У микросхемы /и A78S40 по вилс  отечественный аналог КР1156ЕУ1, выпускаемый Бр нским ПО Кремний.

В понижающем стабилизаторе посто нного напр жени  с.315 книги Л.Фолкенберри , рис.10.17а, коллекторы обоих выходных транзисторов соединены между собой и подключены вместе с выводом питани  микросхемы к входу, а между эмиттером второго выходного транзистора и выходом устройства включен дроссель, который вместе с конденсатором и внутренним диодом микросхемы образует DLC-фильтр. В схеме управлени  выход осцилл тора и инверсный вход R RS-триггера соединены между собой.

Схема 2И выполн ет функцию конъюнкции напр жени  осцилл тора и компаратора и управл ет RS-триггером по S-входу, в то врем  как R-вход этого триггера обслуживаетс  непосредственно с выхода осцилл тора . Силовой ключ открываетс  вс кий раз после установки триггера в единичное со0 сто ние от выходного сигнала логического элемента 2И. Закрываетс  силовой ключ по окончании импульса осцилл тора, когда происходит релаксаци , занимающа  1/8 часть периода работы широтно-импульсно5 го модул тора -его естественна  пауза - см. с.312 книги Л.Фолкенберри.

Отсюда происходит недостаток микросхемы {I A78S40 (КР1156ЕУ1), заключающийс  в том, что стабилизаци  срываетс 

0 при понижении напр жени  первичной сети до величины Unp, равной сумме выходного напр жени  и остаточного напр жени , которое может достигать 2,8 В. Столь значительна  величина остаточного напр жени 

5 объ сн етс , во-первых, включением выходных транзисторов по схеме Дарлингтона, что было вызвано необходимостью сопр жени  управл ющего входа силового ключа с триггером, а во-вторых, наличием естест0 венной паузы модул тора, а значит и ключа. Из-за этого недостатка сбои в работе питаемой аппаратуры происход т, если напр жение первичной сети претерпевает провал, вход щий в зону остаточного напр 5 жени . С другой стороны, если напр жение первичной сети снижаетс  (разр д батареи), доходит до названной зоны, выходное напр жение становитс  нестабилизированным и также падает. Аппаратура

0 преждевременно тер ет работоспособность .

Целью изобретени   вл етс  снижение нижнего предела входного напр жени  (при котором сохран етс  стабилизаци  выход5 ного напр жени ).

Поставленна  цель -достигаетс  благодар  тому, что в импульсном понижающем стабилизаторе посто нного напр жени , содержащем генератор, компаратор, пер0 вый логический элемент 2И, входы которого подключены к выходам генератора и компаратора , первый RS-триггер, вход S которого соединен с выходом первого логического элемента 2И, первый транзистор п-р-п-ти5 па, база которого подключена к выходу первого RS-триггера, второй .транзистор n-p-ri-типа, базой соединенный с эмиттером первого транзистора, резистивный делитель , включенный между выходным выводом и общей шиной, а выходом подключенный к инвертирующему входу компаратора , неинвертирующий вход которого соединен с выходим источника опорного напр жени , DLC-фйльтр, конденсатор которого включен между выходным выводом и общей шиной, и входной вывод, введены третий и четвертый транзисторы р-п-р-тйпа и п тый транзистор n-p-n-типа, первый, второй, третий и четвертый резисторы, диод , второй логический элемент 2И, перва  и втора  интегрирующие RC-цепи, логический элемент 2ИЛИ, инвертор, логический элемент 2И-НЕ, второй RS-триггер, первый и второй буферные элементы с открытыми коллекторными выходами, причем эмиттеры третьего и четвертого транзисторов соединены с входным выводом, коллектор третьего транзистора подключен к входу DLC-фильтра, база третьего транзистора подключена к токозадающей цепи и к коллектору четвертого транзистора, между точкой соединени  эмиттеров третьего и четвертого транзисторов и коллектором п того транзистора включены последовательно соединенные первый и второй резисторы, обща  точка которых соединена с базой четвертого транзистора, эмиттер второго транзистора подключен к общей шине, к которой через диод подключен и эмиттер п того транзистора, база которого соединена с коллектором первого транзистора , а через третий резистор - с выводом дл  подключени  источника вспомогательного питани , перва  интегрирующа  RC- цепь входом подключена к выходу генератора, а выходом - к первому входу логического элемента 2ИЛИ, второй вход которого соединен с выходом компаратора, второй логический элемент 2И входами подключен к выходам генератора и логического элемента 2ИЛИ, а выходом - к инверсному входу R первого RS-триггера, коллектор второго транзистора подключен к одному из входов логического элемента 2И.-НЕ и к инверсному входу R второго RS-триггера через последовательно соединенные инвертор и вторую интегрирующую RC-цепь - к его другому входу, а через четвертый резистор - к выводу дл  подключени  источника питани  логических элементов, выход логического элемента 2И-НЕ соединен с инверсным входом S второго RS-триггера, входы буферных элементов, выполненных с инверсией или без инверсии, подключены соответственно к пр мому или инверсному выходам второго RS-триггера, а выходы указанных первого и второго буферных элементов подключены соответственно к выходу резистивного делител  и к базе п того транзистора.

Сущность изобретение заключаетс  в том, что управление состо нием внешнего регулирующего транзистора, эмиттером подключенным к входному выводу положйтельной пол рности; осуществл етс  через промежуточный транзистор от коллектора выходного транзистора схемы управлени , базой подключенного к RS-триггеру этой схемы и в том, что база промежуточного транзистора , к которой кроме указанного выходного транзистора схемы управлени  подключейа токозадающа  цепь, как и выход резистивного делител , шунтируютс  буферными элементами с открытыми коллекторами на врем 

естественной паузы схемы управлени , что позвол ет избавитьс  от этой паузы в работе регулирующего транзистора. Определение границ этой паузы, на врем  которой регулирующий транзистор включаетс  принудител;ьно , ведетс  путем исследовани  состо ни  второго выходного транзистора схемы управлени  посредством логической части, включающей в себ  указанные буферные элементы, RS-триггер, вход R которого управл етс  с коллектора второго выходного транзистора схемы управлени , а по входу S - от схемы формировани  импульса переключени  по этому входу. Выходное напр жение RS-триггера  вл етс  входным дл 

обоих буферных элементов. Вы вление границы регулируемой паузы осуществл етс  введенными в схему управлени  интегрирующей цепью и логическими элементами (2ИЛИ и вторым 2И) и основано на возврате

RS-триггера этой схемы в положение, соответствующее закрытому состо нию транзисторов , подключенных к триггеру, после вы влени  естественной паузы. На фиг. 1 представлена схема предложенного стабилизатора напр жени ; на фиг, 2. даны эпюры напр жений в характерных точках схемы.i

Импульсный понижающий стабили$а- тор посто нного напр жени  состоит из генератора 1, компаратора 2, первого логического элемента 2И 3, второго логического элемента 2И 4, логического элемента 2ИЛИ 5, логического элемента 2И-НЕ 6, ин- вертора 7, первого RS-триггера 8, у которого вход Р инверсный, второго RS-триггера 9 с обоими инверсными входами, источника опорного напр жени  10, первого 11 и в|то- рого 12 транзисторов типа проводимости n-p-п, третьего 13 и четвертого 14 транЬи- сторов типа р-гг-р, п того транзистораИб типа проводимости n-p-п, диода 16, первой 17 и второй 18 интегрирующей RC-4eneuj из первого 19, второго 20, третьего 21 и четвертого 22 резисторов, из резистизного делител  23, DLC-фильтра 24, первого 25 и второго 26 буферных элементов.

Между входом импульсного понижающего стабилизатора и его выходом включены последовательно соединенные транзистор 13 и DLC-фильтр 24. Через рези- стивный делитель 23 выход стабилизатора соединен с инвертирующим входом компаратора 2, неинвертирующий вход которого соединен с выходом источника опорного напр жени  10. Входы элемента 2И 3 подключены к выходам генератора 1 и компаратора 2. Выход компаратора 2 подключен также к первому входу логического элемента 2 ИЛ И 5, а выход генератора 1 подключен к первому входу второго элемента 2И 4 и через интегрирующую цепь 17 - к второму входу логического элемента 2ИЛИ 5, при этом выходы обоих логических элементов 2И подключены ко входам S и R RS-триггера 8. Выход триггера 8 подключен к базе транзистора 11, эмиттер которого соединен с базой транзистора 12. Эмиттер транзистора 12 подключен к общему проводу схемы устройства . Между входным выводом положительной пол рности, к которому подключен и эмиттер транзистора 14, и коллектором транзистора 15 включены последовательно соединенные резисторы 19 и 20, обща  точка которых подключена к базе транзистора 14. Коллектор транзистора 11 соединен с базой транзистора 15, а через резистор 21 - одновременно с цепью питани  схемы управлени . Эмиттер транзистора 15 через диод 16 подключен к общему проводу. Коллектор транзистора 12 подключен к одному из входов логического элемента 2И-НЕ 6, через последовательно соединенные инвертор 7 и интегрирующую RC-цепь 18 - к второму входу логического элемента 2И-НЕ 6, а через резистор 22 - к цепи питани  логических элементов. Выход логического элемента 2И-НЕ 6 подключен ко входу S триггера 9, вход R которого подключен к общей точке коллектора транзистора 12, резистора 22 и входов логического элемента 6 и инвертора 7. К выходу триггера Q подключены входы буферных элементов 25, 26, а выходы этих элементов соединены соответственно с выходом резистивного делител  23 и базой транзистора 15.

Эпюры на фиг. 2 показывают напр жени :

27 - на коллекторе транзистора 12.

Временные интервалы т и тг  вл ют собой естественную и регулируемые паузы схемы управлени :

28 -на выходе инвертора 7;

29 - на выходе интегрирующей RC-цепи 18. На эпюру 29 наложен уровень 30 логической единицы логического элемента; 31-33 - видеоизменение эпюр 27-29 при

предельно пониженном входном напр жении , когда регулируема  пауза исчезает (Т2 0);

34 - на выходе логического элемента 2И- НЕ 6;

35 - на выходе триггера 9.

Ниже приводитс  описание работы стабилизатора .

Транзисторы 11. 12 открываютс  с частотой генератора 1 на врем , которое может

измен тьс  от как угодно малого значени  до величины, большей, чем врем  закрытого состо ни  транзистора примерно в 8 раз. Соотношение времени открытого и закрытого состо ни  (широтно-импульсна  модул ци ) зависит от разности между входным и выходным напр жени ми, а также от величины тока нагрузки, причем ко времени закрытого состо ни  добавл етс  еще посто нно присутствующа  естественна 

пауза на врем  релаксации генератора 1.

Чтобы достичь цель изобретени  несмотр  на указанную особенность схемы управлени  нужно обеспечить открытое состо ние силового ключа (регулирующего

транзистора 13) во врем  естественной паузы , т.е. реализовать такой алгоритм управлени  силовым ключом, чтобы он работал в той же фазе, что и транзисторы 11,12 только на этапах формировани  регулируемой паузы . На этапе же прохождени  нерегулируемой (естественной) паузы фазы работы транзисторов 11, 12 и силового ключа должны быть противоположными. Однако сделать это известными средствами нельз , т.к.

при обычном включении схемы управлени  естественна  и регулируема  пауза сливаютс  и граница между ними неразличима. В насто щем изобретении эта задача решаетс  следующим образом: сигнал с коллектора

транзистора 11 используетс  дл  управлени  силовым ключом, а сигнал с коллектора транзистора 12 -дл  управлени  RS-триггером 9. Во врем  открытого состо ни  транзистора 11 транзисторы 15

и 14 закрыты. Следовательно, будет открыт транзистор 13. И наоборот, в закрытом состо нии транзистора 11 надлежит быть открытым транзистору 15 (ток его базы проходит через транзистор 21), его коллекторный ток составит ток базы транзистора 14, и последний станет шунтировать переход база-эмиттер транзистора 13, который закрываетс . По цепи обратной св зи через резистивный делитель 23 выходное напр жение поступает на компаратор 2, где сравниваетс  с опорным. Компаратор 2 совместно со схемой 2И 3 и триггером 8 формируют управл ющий широтно-модулированный сигнал дл  транзисторов 11 и 12. Дальнейшее взаимодействие транзисторов 11, 15, 14 и 13 образуют обычную цепь автоматического регулировани , характеризующуюс  синфазным состо нием транзистора 11 и транзистора 13. Излом фазы регулировани  (обеспечение противоположных состо ний транзисторов 11 и 13) достигаетс  воздействием на базу транзистора 15 со стороны открытого коллекторного выхода буферного элемента 26.

Во врем  возникновени  паузы (котора  начинаетс  с нерегулируемой ее части) по вл етс  положительный перепад напр жени  на указанном втором выходе схемы управлени  (резистор 22 выступает коллекторной нагрузкой транзистора 12)-см. эпюру 27 на фиг. 2. Импульс, представленный на этой эпюре, создаетс  введенной логической частью за вленного устройства дополнительно к исходной .схеме управлени , однако начальна  его часть - положительный перепад и примыкающа  к нему плоска  вершина обусловлены релаксацией генератора. Из этой части вырезаетс  импульс синхронизации RS-триггера 9 по входу S. Происход т такие процессы: импульс 27 инвертируетс  (инвертор 7), интегрируетс  RC-цепью 18, а затем над полученным после этой цепи напр жением 29 и исходным импульсом 27 выполн етс  операци  конъюнкции с отрицанием (элемент 2И-НЕ 6). Результирующий импульс 34 имеет один и тот же вид независимо от того, будет ли регулируема  пауза в работе транзистора 12 после естественной (нормальной ) паузы не будет ( тг 0). Под воздействием синхронизирующего импульса 37 RS-триггер 9 перейдет в состо ние выдачи логической единицы на своем выходе Q и откроютс  выходные транзисторы обоих буферных элементов 25, 26, в результате чего осуществитс  шунтирование базы транзистора 15 и выхода резистивного делител  23 (на врем  данного состо ни  триггера ). Шунтирование базы транзистора 15 приведет к принудительному открыванию транзистора 13, а шунтирование выхода резистивного делител  23, что равносильно отключению обратной св зи, обусловит переключение RS-триггера 8 по входу S сразу же по окончании процесса релаксации генератора 1 и формирование минимальной паузы , т.е. в размере лишь r-i , и таким образом окажетс  выделенной ее естественна  длина (эпюра 35). В момент окончани  первой половины импульса 27 на| коллекторе транзистора 12 возникает отрицательный перепад напр жени , которым RS-триггер 9 переводитс  по входу R в противоположное состо ние (на его выходе Q установитс  логический нуль), и шунтирование буферными элементами 25, 26 вь|хода делител  23 и базы транзистора 15 прекратитс . Если пауза в работе силового

должна быть больше, чем естественна) пауза TI схемы управлени , то в этой схеме на выходе компаратора напр жение примет вид логического нул , и поскольку напр жение на выходе интегрирующей цепи 1t еще

не стало единицей (после по влени  логической единицы на выходе генератора), будет получен импульс логического нул  на выходе элемента 2ИЛИ 5, а т.к. по вление логического нул  на любом входе второго

логического элемента 2И 4 вызывает логический нуль на его выходе то триггер 8 Снова переключитс  по входу R, и начнетс  втора  половина импульса 27 (регулируема  пауза). С этого момента силовой ключ (транзистор

13) будет управл тьс  по обычной цег)и обратной св зи,. i

Если услови  регулировани  привод т к паузе (регулируемый ее участок), то она сразу же возобновитс , и импульс широтНо-импульсной модул ции силового к люча начнетс  спуст  эту паузу Т2 , по вление сигнала о которой на коллекторе транзистора 12 будет оп ть сопровождатьс  переключением триггера 9, процессами

шунтировани  базы транзистора 15 и;выхо- да резистивного делител  23, затем оп ть наступит выход из этого состо ни  через врем  Ti и т.д.i

Предложенный понижающий стзбилизатор посто нного напр жени  выгодно отличаетс  от прототипа тем, что он способен стабилизировать выходное напр жение при более глубоких провалах (снижени х) напр жени  первичной сети вплоть до Јначени  Увых + UHac, где обе составл ющие суть выходное напр жение стабилизатора) и напр жени  насыщени  цепи колле|ктор- эмиттер силового ключа (регулирующего транзистора).|

Достигнуто это:|

1. Введением внешнего регулирующего транзистора, подключенного эмиттером к одному из входных выводов, что не было известным применительно к стандартной схеме управлени  импульсным стаб лиза- тором (микросхеме КР1156ЕУ1). ... |

2. Устранением нерегулируемой пЬузы в работе силового ключа, характерной дл  схемы управлени  КР1156ЕУ1, причфм новое техническое решение реализовано также на микросхемах: четыре простых логических элемента и RS-триггер, который может быть реализован на двух логических элементах , например 2И-НЕ - всего 1,5 корпуса .

Преимущества этого: 1. При работе от такого стабилизатора аппаратуры вычислительной техники глубокие провалы напр жени  сети (например, борт-сети автомобил  при запуске двигател ) не привод т к изъ нам качества выходного напр жени  и, следовательно, потере информации в пам ти запоминающих устройств .

2. Если предложенный стабилизатор работает в составе автономной необслуживаемой аппаратуры, первичным источником энергии в котором  вл етс  батаре , то увеличиваетс  срок службы объекта, т.к. он остаетс  действующим при более полном разр де батареи.

Напр жением питани  интегральных микросхем может быть то же, что получаетс  в результате стабилизации. Запуск стабилизатора производитс  с естественными паузами (что снижает пусковой ток), и только после достижени  выходным напр жением нижнего уровн  питани  микросхем вводитс  в действие логическа  часть устройства,

устран юща , если в этом есть необходимость , нерегулируемую паузу т в работе силового ключа.

Следует отметить, что привнесенные изменени  в схеме управлени  не нарушают

ее свойств при обычном включении (как отдельного элемента в микросхемном исполнении ), Если же прибегать к устранению естественной (нерегулируемой) паузы, а микросхему использовать в обычном включении (известном до насто щего изобретени ), она работает как и исходна  микросхема. Действительно, прохождение сигнала логического нул  с выхода генератора 1 (в мюмент его по влени ) на инверсный вход R RS-триггера 8 через элемент 2И 4 такое же, как и по пр мой св зи в исходной микросхеме. Элементы же 17 и 5 при обычном включении не работают, т.к. триггер 8 по обоим входам при этом переключаетс  за

цикл работы только по одному разу.