PT90513B - Rede de transmissao de dados por multiplexagem com divisao de tempo - Google Patents
Rede de transmissao de dados por multiplexagem com divisao de tempo Download PDFInfo
- Publication number
- PT90513B PT90513B PT90513A PT9051389A PT90513B PT 90513 B PT90513 B PT 90513B PT 90513 A PT90513 A PT 90513A PT 9051389 A PT9051389 A PT 9051389A PT 90513 B PT90513 B PT 90513B
- Authority
- PT
- Portugal
- Prior art keywords
- parity
- bytes
- network
- transmission
- port
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 23
- 238000012545 processing Methods 0.000 claims abstract description 4
- 239000000463 material Substances 0.000 claims description 7
- 238000001914 filtration Methods 0.000 abstract 1
- 230000001419 dependent effect Effects 0.000 description 13
- 238000001514 detection method Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- RGNPBRKPHBKNKX-UHFFFAOYSA-N hexaflumuron Chemical compound C1=C(Cl)C(OC(F)(F)C(F)F)=C(Cl)C=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F RGNPBRKPHBKNKX-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000032258 transport Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0057—Operations, administration and maintenance [OAM]
- H04J2203/006—Fault tolerance and recovery
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
- Radio Relay Systems (AREA)
- Optical Communication System (AREA)
Description
KERORIA DESCRITIVA presente invento refere-se à transmissão de dados digitais e em particular à transmissão de tais dados por multiple. xagem com divisão de tempo (daqui em diante referida como TDM). Em redes de transmissão de dados TDK uma pluralidade de sinais de dados digitais separados em várias frequências são combinados num único fluxo de dados de alta frequência. Os sinais separados originais, conhecidos como sinais dependentes são intercala dos no terminal de transmissão de modo que no sinal multiplexado final um ou mais símbolos de um sinal dependente são separados pelo mesmo de cada um dos outros sinais dependentes até o próximo simbolo (s) desse sinal dependente aparecer (em). Com efeito o sinal multiplexado é dividido em blocos de comprimento igual sendo cada bloco definido por um conjunto fixo de bits, conhecidos como uma palavra de bloco e contendo em conjunto com vários bits de cabeçalho um único símbolo/grupo de símbolos de cada um dos sinais dependentes. Na extremidade de recepção os sinais intercalados têm de ser desembaraçados e enviados para os sinais dependentes de saída apropriados.
Será evidente que quaisquer erros ocorrendo durante a transmissão do fluxo de dados multiplexados pode causar problemas extremos na extremidade de recepção porque a separação do fluxo de dados multiplexados nas suas partes componentes requer precisão absoluta.
Assim para verificar a actuação de uma rede de transmig são digital é necessário detectar no terminal de recepção quaig quer erros produzidos pela rede quando em serviço. Os erros pg dem ser provocados por um certo número de factores diferentes e em qualquer localização ao longo do caminho de transmissão. Ag sim os erros podem ser provocados por um repetidos ou regenerador dependente com falha.
Um processo pelo qual os erros desta natureza podem ser detectados utiliza o facto de que em algumas redes de transmissão digitais os sinais de linha estão dispostos ou podem ser conver tidos num formato resultante no que pode ser designado por sinais
10:50:40 .......
' OHiGiNAL
231
Α/ΤΕΌ/34Ο7/ΡΤ
-3de disparidade acumulada constantes. Um exemplo da maneira como tais sinais podem ser utilizados para detectar erros é dado na especificação de patente britânica n9 . 1 536 337.
No entanto a capacidade para utilizar um dispositivo de detecção de erro tal como é proposto na Patente Britânica NS.
536 337 é dependente da natureza da estrutura ou estrutura bá sica do sinal codificado multiplexado. Estas estruturas são d<s vido à necessidade de manter compatíveis padrões internacionalme te, normalmente definidos por um organismo suportado internacionalmente conhecido por CCITT.
Para o tráfico de 2 Llegabits foi definida uma estrutura pelo CCITT que é adequada para 03 fins de comutação sinalização e com processamento extra mínimo, transmissão com uma gama crej3 cente de funções de suporte que são definidas para utilizar a capacidade de canal acessória. Um conjunto adicional de recomendações pelo CCITT define uma estrutura de bloco que é mesmo melhor para estes fins e para velocidades de bit de 2 Mbit/s a muitos Gbit/s. Estas recomendações originadas na norma SONET Norte Americanas foram adaptadas em Seul em Fevereiro de 1988. Daqui em diante a nova norma será referida como SDH.
A SDH baseia-se num módulo com uma velocidade de suporte de 115,52 tíbifs suportando uma carga de 150,336 Kbit/s. A car ga pode ser formada de uma variedade de modos e três opções par ticulares foram optimizadas para suportar as velocidades de bit Norte Americanas e Europeias (1,5 a 45, 2 a 34 Mbit/s, e 140 Mbit/s respectivamente).
A nova estrutura é indicada para comutação de baixo cua to em muitos níveis de largura de banda de velocidades de 64 Kbit/s a Gbit/s. As redes SDH podem funcionar de modo mais efi. ciente porque a largura de banda pode ser facilmente reservada ao nível do cliente por controlo à distância e podem ser conduzidas em torno da rede em blocos grandes ou pequenos para permi. tir a manutenção, protecção e tráfico da carga.
Espera-3e que a introdução das recomendações CCITT conduza a reduções de custos substanciais. As reduções directas
10:50:40 úad original
231
Α/ΤΕΌ/34Ο7/ΡΤ •Ο
-4ocorrem devicLo à integração de tantas funções que se torna possí. vel num equipamento devido à simplificação das interfaces de eequipamento e devido às economias de se ter uma norma mundial pa ra os fabricantes. Ocorrem reduções indirectas devido ao novo potencial de comutação que permite uma reserva óptima da capaci dade da rede sendo os custos adicionais de comutadores muito me. nores do que as economias em custos de operação produzidos por exemplo por não serem necessárias visitas às instalações de trans ferência de cliente.
No entanto a estrutura SDH tem falta de quaiquer meios para localização de erros nos regeneradores. A única técnica disponível é detectar cada bloco e computar a paridade. Quanto maior for o fluxo de transmissão de dado3 maior e mais cara em termos de calor e potência se torna esta solução. 0 problema é que os cabeçalhos de oloco em SDH não dão suficiente capacidade para paridade de marcação efectiva. Assim em SDH são reservados 38 bytes para utilização nacional. Isto é equivalente a 1 em 64 bytes e é inadequado com implementações de baixo custo com o fim de paridade de marcação.
presente invento tem como objectivo ultrapassar os problemas acima e permitir que os erros de regenerador possam ser detectados sem se ter de detectar blocos e portanto computar a paridade.
Em consequência o presente invento consiste numa rede para a transmissão de dados digitais por TDK em que a rede inclui meios para introdução de paridade de marcação numa estrutu ra de bloco tendo bytes de material fixos que formam parte da carga e/ou cabeçalhos dc bloco mas não estão normalmente disponíveis ao utilizador e em que a rede inclui adicionalmente um terminal de transmissão tendo meios de processador operativos pa ra localizarem e subscreverem os bytes de material fixo para in troduzirem paridades de marcação e um terminal de recepção tendo meios de processador pa.'a detectarem os bytes de paridade intr<> duzidos e determinarem se houve ou não um erro de transmissão.
De acorao com uma configuração do invento, o processa-
10:50:40
231
Α/ΤΕΕ/34Ο7/ΡΤ ΰ
y dor do terminal de recepção pode estar operativo para subscrever os bytes de paridade de marcação introduzidas para uma condição fixada correspondendo ao seu estado original} normalmente zero lógico.
Para que o invento possa ser mais facilmente compreendi, do será agora descrita uma sua concretização, por meio de exemplo, e com referência aos desenhos anexos nos quais: a Fig 1 é uma representação de um bloco hierárquico digital síncrono utilizado na transmissão de dados TDK, a Fig 2 é uma forma convencional de mostrar o bloco da Fig 1, a Fig o é uma diagrama de blocos de um circuito para introdução de paridade de marcação e a Fig 4 é um diagrama de blocos para detecção de erros de paridade de marcação.
bloco mostraao na Fig 1 tem 125 microssegundos de com primento e contém 2340 bytes a 155>5- Kbix/s. 0 bloco consiste em nove segmentos de comprimento iguais com o impulso de nove bytes de cabeçalho no início te cada segmento. Os bytes restar: tes contém uma mistura de bytes ue tráfico e cabeçalhos adicionais dependendo dos tipos de tráfico a serem realizados. Exemplos dos tipos de tráfico são 64 x 2 Mbit/s, 3 x 45 Mbit/s etc.
Os nove segmentos são mostrados em 10 e os bytes de cabe, çalho associados com cada segmento 10 são mostrados em 11.
Referindo agora a Fig z dos desenhos,esta mostra uma r£ presentação convencional de um bloco mostrado na Fig 1.
Na Fig 2 os segmentos 10 da Fig 1 são mostrados como n£ ve filas 1-9· E também convencional que cada sinal dependente com os seus próprios cabeçalhos ocupe um número de colunas completas e relativamente regularmente espaçadas. Cada coluna (A -------L) contém nove bytes. Isto é um de cad fila, com cada byte representando 64 Kbit/s de capacidade num total de 576 Kbit/s por coluna. Com esta forma de representação cada 2 Kbit/s deper^ dente ocupa quatro colunas (2304 Kbit/s total) enquanto que 1,5 Mbit/s (DS1) dependentes cada um deles ocupa três colunas (1728 Kbit/s total).
10:50:40
orUGlNAL
431
A/TEL/34O7/PT
-6Cada grupo de colunas que suporta um sinal dependente é chamado uma unidade dependente (TU).
3its de cabeçalho adicionais e bytes são contidos dentro do fluxo de bits correspondendo a uma TU. Alguns destes são utilizados para justificação de frequência alguns para comunica ção de baixa velocidade e alguns para informação pura localizar todos os outros bits ou bytes de cabeçalho. Os últimos são conhecidos por indicadores e estão localizados em locais conhecidos nas colunas e os valores numéricos contidos nas mesmas indi. cam as posições dos outros bits ou bytes de cabeçalho. Assim os outros bits ou bytes de cabeçalho são livres para se moverem dentro das colunas como procura de tolerâncias de relógio. Entre os bytes que podem ser livres para se moverem existem alguns indicados na norma CCITT G7O4 como reservados ou bytes R. Estes bytes não são para ser utilizados como carga no que diz res peito à norma.
De acordo com o presente invento o processador do terminal de transmissão detecta a presença de bytes disponíveis para bytes de paridade marcação e subscrever os mesmos para proporei, onar informação de paridade de marcação. Como um mínimo estes incluem os bytes R e os 38 bytes reservados actualmente no blo. co SDH para uso nacional (NU bytes). No terminal de recepção a informação de paridade de informação é detectada e utilizada para verificar erros de regenerador.
A introdução da informação de paridadede informação no fluxo de dados ΤΌΓ.1 no terminal de transmissão é feito de modo que a paridade das marca3 num intervalo especificada é regular.
A paridade de marcação á definida como regular, quando o número de marcas entre instantes especificados é regular. 0 período entre os intervalos especificados pode ser constante ou variável.
A Fig o mostra um circuito básico para introdução de pa ridade de marcação. TJm fluxo de dados TDL na linha 10 tem a pre. sença de blocos detectados por um circuito 11. Um contador de paridade de marcação 12 recebe una entrada do circuito 11 como
3A0
OBlGlNAL
10:50:40
231
A/TED/3407/PT
-7,ie faz um circuito/subscrita lj>. Este ultimo circuito subscreve aqueles bytes de material fixos realizados pelos bytes uR e os bytes NU para darem paridade de marcação ao sinal TDfi.
Para a detecção de erros de um 3inal transmitido levando informação de paridade de marcação pode ser utilizado o circuito mostrado na Fig 4.
Este circuito compreende uma porta E (AND) ^0 â qual são alimentados o sinal transmitido TDK a ser verificado e um sinal de relógio. 0 sinal de relógio á gerado por um circuito gerador de sinal de relógio 84 que extrai o sinal do fluxo de dados que entra. 0 sinal que passa pela porta 80 é fornecido a um biestável 21 que opera em cada marca. A saída do biestável é filtrada por um filtro passa banda 22 tendo uma característica de resposta de modo que alterações no nível c.c. produzirem impulsos positivos e negativos alternados em relação a um nível de voltagem médio.
Se não existirem erros no einal recebido, a saída do biess tável 21 será um sinal c.c. de estado parado, após cada um dos bits de paridade inseridos terem sido recebidos. Por outro lado se existe um erro no3 bits recebidos que viole a paridade is to é um único ou número impar de erros, a saída do biestável mu. dará após o,mesmo ter recebido o próximo digito de verificação de paridade. Inversamente se ocorre um erro nos bits de paridade a saída do biestável dl mudará. Esta mudança será detectada na saída do filtro 22. ApÓ3 um único erro ter ocorri lo o biestável 21 estará num estado diferente quando o digito de verificação de paridade seguinte for recebido. 0 resultaao é que o biestável 21 ou funciona agora no modo inverso de modo que o ní vel c.c. mudado apÓ3 o primeiro erro detectado torna-se um sinal c.c. de estado parado num nível diferente. Este processo repet£ -se para erros subsquentes com o 3inal c.c. de estado parado mu dando em cada ocorrência de detecção de erro.
Claims (3)
1 - Rede de transmissão de dados digitais por multiplexagem com divisão de tempo (TDK), compreendendo a rede um termi nal de transmissão para transmitir uma corrente de dados TLM tendo uma estrutura reticular que inclui bytes fixos de material e/ou sobreposições de retículo, que formam parte da carga, mas que não estão normalmente disponíveis para o utilizador, sendo a rede caracterizada por o terminal de transmissão incluir meios de processador (11) para localizarem os dito3 bytes fixos de material e meios (13) para soorescreverem pelos menos, alguns dos ditos bytes fixos de material para introduzirem pa ridade de marcação, e um terminal de recepção tendo meios de processador (20, 21, <i2, di) para detectarem os bytes de pari, dade introduzidos e determinarem se existiu ou não um erro na transmissão.
2 - Rede de acordo com a reivindicação 1, caracterizada adicionalmente por o terminal de transmissão incluir um circuito de reconhecimento de retículo (11) ligado a um contador de paridade de marcação (12) e para um circuito de sobrescrita (13) operativo para sobrescrever bytes fixos de material 3elecciona dos na corrente de dados TDk.
3 - Rede de acordo com a reivindicação 1, caracterizada adicionalmente por os meios de processamento no terminal de rece.p ção compreenderem uma porta E (^0) para a qual é alimentado o sinal TDM transmitido contendo paridade de marcação, meios para fornecerem um sinal de relógio à dita porta S, um biestável ligado à saída da dita porta E e um filtro passa banda para filtrar a saída da dita porta E.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB888810948A GB8810948D0 (en) | 1988-05-09 | 1988-05-09 | Tdm data transmission system |
Publications (2)
Publication Number | Publication Date |
---|---|
PT90513A PT90513A (pt) | 1989-11-30 |
PT90513B true PT90513B (pt) | 1995-05-31 |
Family
ID=10636587
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PT90513A PT90513B (pt) | 1988-05-09 | 1989-05-09 | Rede de transmissao de dados por multiplexagem com divisao de tempo |
Country Status (12)
Country | Link |
---|---|
US (1) | US4964122A (pt) |
EP (1) | EP0341891B1 (pt) |
JP (1) | JPH0271636A (pt) |
CN (1) | CN1016392B (pt) |
AT (1) | ATE120590T1 (pt) |
AU (1) | AU610396B2 (pt) |
CA (1) | CA1310436C (pt) |
DE (1) | DE68921917T2 (pt) |
DK (1) | DK171007B1 (pt) |
FI (1) | FI892209A (pt) |
GB (2) | GB8810948D0 (pt) |
PT (1) | PT90513B (pt) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02131040A (ja) * | 1988-11-11 | 1990-05-18 | Hitachi Ltd | ディジタルパス監視方法およびスタッフ多重変換装置ならびに通信システム |
DE3934248A1 (de) * | 1989-10-13 | 1991-04-18 | Standard Elektrik Lorenz Ag | Multiplexer und demultiplexer, insbesondere fuer nachrichtenuebertragungs-netze mit einer synchronen hierarchie der digitalsignale |
FR2677208B1 (fr) * | 1991-05-27 | 1993-09-24 | Matra Communication | Procede et dispositif d'insertion de voies paquets dans un signal de television a multiplex analogique-numerique. |
FR2722353B1 (fr) * | 1994-07-11 | 1996-08-23 | Alcatel Mobile Comm France | 1trame montante a l'interface transc2dans un reseau cellulaire de radioc3mobiles |
DK133395A (da) * | 1995-11-24 | 1997-05-25 | Dsc Communications As | Datatransmissionssystem til transmission af et stort antal telefonkanaler og fremgangsmåde i forbindelse hermed |
US6699699B2 (en) | 2002-03-26 | 2004-03-02 | Synmax Biochemical Co., Ltd. | Mutated penicillin expandases |
US7555703B2 (en) * | 2004-06-17 | 2009-06-30 | Intel Corporation | Method and apparatus for reducing false error detection in a microprocessor |
US8514881B2 (en) * | 2007-01-17 | 2013-08-20 | Nippon Telegraph And Telephone Corporation | Digital transmission system and digital transmission method |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3404372A (en) * | 1964-04-29 | 1968-10-01 | Gen Electric | Inconsistent parity check |
DE2415472C3 (de) * | 1974-03-29 | 1979-09-06 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Bitfehlerratenüberwachung in PCM-Fernmeldeübertragungssystemen |
US4387460A (en) * | 1979-07-23 | 1983-06-07 | Societe Anonyme De Tele-Communication | Supplementary information transmitting arrangement for a digital data transmission system |
US4660202A (en) * | 1985-04-29 | 1987-04-21 | Zenith Electronics Corporation | Error protection method for packeted data |
US4644529A (en) * | 1985-08-02 | 1987-02-17 | Gte Laboratories Incorporated | High-speed switching processor for a burst-switching communications system |
FR2593340B1 (fr) * | 1986-01-17 | 1993-06-18 | Telecommunications Sa | Procede et equipements de multiplexage et demultiplexage pour mesurer la qualite et localiser des defauts dans des voies numeriques multiplexees |
US4719624A (en) * | 1986-05-16 | 1988-01-12 | Bell Communications Research, Inc. | Multilevel multiplexing |
US4835768A (en) * | 1988-04-14 | 1989-05-30 | Bell Communications Research, Inc. | High speed digital signal framer-demultiplexer |
-
1988
- 1988-05-09 GB GB888810948A patent/GB8810948D0/en active Pending
-
1989
- 1989-04-28 GB GB8909790A patent/GB2218598B/en not_active Expired - Fee Related
- 1989-05-02 US US07/346,126 patent/US4964122A/en not_active Expired - Fee Related
- 1989-05-03 EP EP89304451A patent/EP0341891B1/en not_active Expired - Lifetime
- 1989-05-03 AT AT89304451T patent/ATE120590T1/de active
- 1989-05-03 DE DE68921917T patent/DE68921917T2/de not_active Expired - Fee Related
- 1989-05-08 CA CA000598994A patent/CA1310436C/en not_active Expired - Fee Related
- 1989-05-08 FI FI892209A patent/FI892209A/fi not_active Application Discontinuation
- 1989-05-08 JP JP1113863A patent/JPH0271636A/ja active Pending
- 1989-05-09 DK DK227989A patent/DK171007B1/da not_active IP Right Cessation
- 1989-05-09 AU AU34629/89A patent/AU610396B2/en not_active Ceased
- 1989-05-09 PT PT90513A patent/PT90513B/pt not_active IP Right Cessation
- 1989-05-09 CN CN89103202.9A patent/CN1016392B/zh not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FI892209A (fi) | 1989-11-10 |
EP0341891A2 (en) | 1989-11-15 |
CN1037815A (zh) | 1989-12-06 |
GB2218598B (en) | 1992-06-10 |
JPH0271636A (ja) | 1990-03-12 |
CA1310436C (en) | 1992-11-17 |
DE68921917D1 (de) | 1995-05-04 |
EP0341891B1 (en) | 1995-03-29 |
AU3462989A (en) | 1989-11-16 |
GB8909790D0 (en) | 1989-06-14 |
AU610396B2 (en) | 1991-05-16 |
GB2218598A (en) | 1989-11-15 |
DK171007B1 (da) | 1996-04-15 |
CN1016392B (zh) | 1992-04-22 |
DE68921917T2 (de) | 1995-07-27 |
EP0341891A3 (en) | 1991-08-07 |
PT90513A (pt) | 1989-11-30 |
US4964122A (en) | 1990-10-16 |
DK227989D0 (da) | 1989-05-09 |
GB8810948D0 (en) | 1988-06-15 |
ATE120590T1 (de) | 1995-04-15 |
DK227989A (da) | 1989-11-10 |
FI892209A0 (fi) | 1989-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5537393A (en) | BLSR network having path-AIS generation function | |
US5455832A (en) | Method and system for testing a sonet network element | |
US7167442B2 (en) | Hitless protection switching | |
CA1252234A (en) | Method of multiplexing digital signals | |
PT97850A (pt) | Processo e aparelho de processamento indicador para rejustificacao de hierarquia digital sincrona | |
GB2290438A (en) | Intergrated user network interface device | |
AU656794B2 (en) | Virtual tributary path idle insertion using timeslot interchange | |
US7573809B2 (en) | Semi-transparent time division multiplexer/demultiplexer | |
US4964112A (en) | Method for monitoring the quality of a digital signal in sections of a data transmission circuit | |
US6349092B1 (en) | BLSR node extension | |
US5579323A (en) | Virtual tributary/tributary unit transport method and apparatus | |
PT90513B (pt) | Rede de transmissao de dados por multiplexagem com divisao de tempo | |
US6839871B2 (en) | Method for transparent multiplexing of SONET/ SDH streams | |
US5914952A (en) | Tributary unit signal cross-connection apparatus | |
US20050163162A1 (en) | Communications system | |
US5214643A (en) | Method for inserting an asynchronous 139,264 kbit/s signal into a 155,520 kbit/s signal | |
US7227844B1 (en) | Non-standard concatenation mapping for payloads | |
US7447239B2 (en) | Transmission path monitoring | |
US20050089026A1 (en) | Method and system for improved sonet data communications channel | |
US6600746B1 (en) | AAL2 framing on NX64 KBPS E1/T1 | |
US20040042462A1 (en) | Synchonous transmission network node | |
WO1994013073A1 (en) | A method for testing a network element in a synchronous digital telecommunication system | |
FI91348C (fi) | Menetelmä aikakytkennän toteuttamiseksi sekä aikakytkin | |
US5710759A (en) | Switch protection arrangement | |
FI91347B (fi) | Menetelmä aikavälikytkennän suorittamiseksi sekä aikakytkin |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FG3A | Patent granted, date of granting |
Effective date: 19941116 |
|
MM3A | Annulment or lapse |
Free format text: LAPSE DUE TO NON-PAYMENT OF FEES Effective date: 19960531 |