PT85806B

PT85806B - Processo para a sincronizacao de trama das estacoes de comutacao de um sistema de telecomunicacoes multiplex por divisao do tempo pcm

Info

Publication number: PT85806B
Application number: PT85806A
Authority: PT
Inventors: Bernd Schuster; Horst Martin
Original assignee: Siemens Ag
Priority date: 1986-09-29
Filing date: 1987-09-28
Publication date: 1993-12-31
Also published as: FI874251A0; BR8704991A; PT85806A; FI88838B; FI88838C; US4864565A; EP0262478B1; DK167791B1; DE3772313D1; DK508487A; ATE66556T1; FI874251A; DK508487D0; EP0262478A1

Description

DESCRIÇÃO

DA

PATENTE DE INVENÇÃO

N.° 85 806

REQUERENTE: SIEMENS AKTIENGESELLSCHAFT, alemã, estabelecida em Berlim e Munique, com sede em D-8000 Munique, Wittelsbacherplatz 2, Repú blica Federal Alemã.

EPÍGRAFE: PROCESSO PARA A SINCRONIZAÇÃO DE TRAMA DAS

ESTAÇÇES DE COMUTAÇÃO DE UM SISTEMA DE TELECOMUNICAÇÕES MULTIPLEX POR DIVISÃO DO TEMPO PCM ”

INVENTORES: Bernd Schuster e Dipl .-Physiker Horst Martin.

Reivindicação do direito de prioridade ao abrigo do artigo 4.° da Convenção de Paris de 20 de Março de 1883. República Federal Alemã em 29 de Setem bro de 1986, sob o n^s. P 36 33 062.0

INPI MOO 113 R F 16732

Memória descritiva referente à patente de invenção de 5IEMENS AKTIENGE5ELLSCHAFT, alemã, industrial e comercial, estabelecida em Berlim e Munique, com sede em D-BDOO Munique, VJittelsbacherplatz 2, República Federal Alema, (inventores: Dipl.-Ing. (FH) Bernd Schuster e Dipl.-Physiker Horst Martin, residentes na Alemanha Ocidental), para PROCESSO PARA A SINCRONIZAÇÃO DE TRAMA DAS ESTAÇÕES DE COMUTAÇÃO DE UM SISTEMA DE TELECOMUNICAÇÕES MULTIPLEX POR DIVISÃO DO TEMPO PCM.

Memória descritiva

A presente invenção refere-se a um processo para a sincronização de trama das estações de comutação de um sistema de telecomunicações multiplex por divisão do tempo PCM, segundo o qual □ início das tramas temporais que incluem os canais de informação é determinado a partir da corrente de dados em série recebida na estação de comutação pela observação do aparecimento periódico de uma palavra de início de trama formada na constituição da multitrama a partir de bits iniciais emitidos no princípio de cada trama de impulsos.

Nos sistemas de telecomunicações mencionado é necessário que a sincronização das a correspondência temporal de funcionamento dos do tipo atrás tramas, isto é, dispositivos de

recepção da estaçao de comutação com os inícios das tramas de impulsos, se efectue o mais rapidamente possível. E então necessário impedir que uma palavra de início de trama simulada pelos dados da conversação telefónica conduza a uma tal sincronização, nesse caso falsa.

objecto da presente invenção consiste em proporcionar um processo de sincronização que satisfaça estes requisitos e que, além disso, possa ser realizado com o auxílio de um sistema de circuitos de construção compacta e em especial que possa ser realizado na técnica dos circuitos integrados.

5egundo a presente invenção o problema resolve-se com um processo do tipo indicado na introdução, que é caracterizado por na observação se incluírem de cada vez os bits de tantas tramas que formam um grupo de tramas quantas as posições de bit que separam uns dos outros os bits duma palavra de trama válida, por para cada posição de bit de um tal grupo de tramas, com a inclusão dos bits de um número tal de posições de bits da mesma ordem de vários grupos de tramas consecutivos que, com base na combinação de valores binários dada da palavra de início de trama, possa decidir-se se estes bits podem ou não considerar-se como parte constituinte de uma palavra de início de trama, por conforme a combinação de bits presente se determinar ou que esta posição de bit não pode ser o início da trama e efectuar uma marcação correspondente, ou determinar o valor binário a esperar nessa posição de bit no grupo de tramas seguinte e compará-lo com o valor binário que de facto aparece, por se repetir este procedimento em relação ãs posições de bit ainda não providas de uma tal marcação até que apenas uma posição de bit não esteja afectada por esta marcação e por, logo que uma posição de bit assim encontrada, após a recepção repetida várias vezes de um bit de cada vez com um valor binário reconhecido como válido, o dispositivo de recepção da estação de comutação se sincronizar com essa posição de bit como início de trama.

No processo segunda a presente invenção uma pala vra de início de trama correcta é encontrada por um procedimento recursivo que, como ainda será explicada, pode ser realizado com o auxílio de uma memória FIFD.

sente

Segundo uma outra variante aperfeiçoada da preinvenção é indicado como deve proceder-se quando, no prode busca, primeiramente todas as posições de bit estiverem dotadas de uma marcação, ou seja, designadas como não devendo cesso ser consideradas início de trama. Nomeadamente, carrega-se então a memória FIFO com uma nova quantidade de dados, repetindo-se o procedimento com base neste novo conjunto de dados.

Ainda uma outra variante aperfeiçoada da presente invenção refere-se ao caso particular de primeiramente ainda durante um longo intervalo de tempo várias posições de bit estão designadas como podendo ser o início de uma trama. Então, numa espécie de sincronização provisória, justifica-se uma dessas posições de bit como início de trama e por outro lado verifica-se e esse início de trama é válido. Se não for, marca—se essa posição de bit e faz-se uma nova tentativa de sincroni zação com uma outra destas posições de bit não marcadas. D processo repete-se até que definitivamente e finalmente se encontra o início de trama correcta.

Finalmente, uma outra variante aperfeiçoada da presente invenção refere-se a um sistema de circuitos para a realização do processo segundo a presente invenção, orientado para satisfazer os requisitos atrás mencionados de uma realização compacta sob a forma de um circuito integrado.

Descreve-se a seguir em pormenor a presente invenção com base num exemplo de realização, com referencia aos desenhos anexos, cujas figuras representam:

A fig. 1, uma estrutura de trama, como é consiIV derada para a explicação da presente invenção, como exemplo;

A fig. 2, numa representação estrutural, uma parte do sistema de circuitos referida a uma posição de bit; e

A fig. 3, o sistema de circuitos completo segundo a presente invenção.

Na fig. 1 está representada, na linha a) uma trama de impulsos de exploração de um sistema de telecomunicaçoes multiplex por divisão do tempo PCM. Essa trama tem a duraçao de 125 ^is e abrange intervalos de tempo para 24 canais telefónicos, contendo cada um 8 bits para representar uma amostra de exploração do sinal telefónico e eventualmente também para a sinalização.

intervalo de tempo para o primeiro canal tele/ fónico é anteposto ao bit de início de trama (fb) de modo que uma tal trama de impulsos compreende no total 24x8+1 = 193 bits.

Na linha b) da fig. 1, está representada uma multitrama que compreende 24 das tramas representadas na linha a). Os traços verticais mais carregados representam então intervalos de tempo de 1 bit que contem em correspondência com o intervalo de tempo para o bit de início de trama (fb) na linha a) outra informação diferente da informação do sinal de conversação telefónica.

Como se indica na linha c), este intervalo de tempo de 1 bit adicional só de quatro em quatro tramas é usado para a transmissão de um bit de início de trama, sendo os restari tes intervalos de tempo deste tipo usados para a transmissão de outras informações de sinalização. Como resulta já da representação da linha c), com os bits de início de trama, que se repetem de quatro em quatro tramas de impulsos dentro da multitrama que compreende 24 tramas, forma-se uma palavra de início de trama que, no caso concreto considerado, é a combinação de valores binários da palavra 001011.

objecto do processo segundo a presente invenção consiste então em, a partir de uma corrente de dados que é recebida numa estação de comutaçao de um sistema de telecomunicações multiplex por divisão do tempo PCM, a qual aparece da maneira indicada sob a forma de tramas de impulsos, detectar a palavra de início de trama a fim de poder sincronizar a estação de comutação com o início das tramas. A partir do estado deasÍn·cronismo, essa operação de sincronização inicia-se numa posição qualquer dentro da referida corrente de dados. Devido à repetição dos bits de início de trama sempre a intervalos de quatro tramas é portanto necessário introduzir o conteúdo de quatro dessas tramas no dispositivo de observação. Para a ilustração do princípio em que se baseia a presente invenção, vão no entanto explicar-se, com base na fig. 2, os fenómenos que se passam relativamente a uma só posição de bit, quando se observa a corrente de dados.

No caso de uma combinação de valores binários de uma palavra de início de trama recebida de acordo com a fig. 1, linha c) á necessário detectar pelo menos três bits consecutivos para se poder decidir se a combinação de bits em questão pode considerar-se como parte componente da palavra de início de trama ou não.

De acordo com a fig. 2, previram-se portanto três memórias (Zg) ^{a n3S} R¹-¹³^⁵ são introduzidos sucessivamente bits de uma posição de bit determinada recebidos em ins tantes a intervalos de quatro tramas de impulsos. Quando, ao aparecer o bit dos impulsos de cadencia do troço de transmissão (ST) seguinte, estes valores binários forem lidos nas memórias (Z_D) a (Z₂), eles sao levados a uma rede de circuitos combinatórios apropriados e (N), na qual, por meio com base na combinação de valores binários determinada estabelecida como palavra de início de trama correcta, se determina, por um lado, se a combinação de bits recebida é uma combinação de bits válida, sendo nesse caso emitido na saida (BG) um sinal correspondente e, por outro lado, qual o valor binário que deve ter o bit seguin te da palavra de início de trama válida. Um sinal com esse valor binário chega, como sinal de referencia, através da saída (R) da rede (N) a uma das entradas de um circuito de equivalência (AE), a cuja outra entrada chegam os bits que aparecem na corrente de dados. Se a posição de bit em questão, quatro tra mas de impulsos mais tarde tomar o valor binário esperado, o circuito de equivalência, em conjunto com o sinal de validade fornecido pela saida (BG) da rede de coincidência (Κθ) a (K^)· Isso um lado, a possibilidade de agora (N), liberta os circuitos tem como consequência, por o bit actual chegar à memória (Z2), através do circuito de coincidência (K2), e, por outro lado, a possibilidade de o conteúdo até agora da memória (Z2) chegar, através do circuito de coincidência (Kl), à memória (Zl) e o conteúdo até agora da memória (Zl) chegar à memória (ZD), através do circuito de coincidência (ZD). 0 conteúdo da memória (ZO) perde-se. Ds fenómenos descritos repetem-se então com os conteúdos actuais das memórias (ZO) a (Z2).

5e então se verificar que a combinação de valores binários correspondentes não forma uma palavra de início de trama válida, emite-se através da saida (BG) da rede um sinal

de bloqueio que é um sinal de desactivação dos circuitos de coincidência (KO) a (K2), que faz com que seja inscrita nas memórias (ZO) a (Z2) a combinação de valores binários (0,0,0), havendo então o cuidado de manter esta combinação independentemente dos bits que se seguem de modo a excluir definitivamente esta posição de bits como início de trama.

processamento sucessivo de todas as posiçoes de bits dos grupos de tramas que incluem quatro tramas de impulsos com o dispositivo da fig. 2 exigiria muito tempo. Numa realização efectiva é necessário considerar um sistema de circuitos como o representado na fig. 3. Este sistema de circuitos apresenta três memórias de registadores de deslocamento (Sch 0) a (Sch 2), que correspondem às três memórias (ZO) a (Z2), os quais apresentam tantos andares quantas as posiçoes de bits existentes na janela de tempo de quatro tramas de impulsos considerada. Na representação da fig. 3, estes registadores de deslocamento estão divididos em duas partes, cada uma com 2 x 193 andares, de modo que este sistema de circuitos é apropriado não só para as condições indicadas, nas quais os bits da palavra de início de trama se repetem de quatro em quatro tramas de impulsos, como também quando for necessário ensaiar e presença de palavras de início de trama cujos bits se repetem de duas em duas tramas de impulsos.

De uma maneira análoga à da fig. 2, as saidas dos; registadores de deslocamento segundo a fig. 3, são levadas, por um lado, a uma entrada associada de uma rede (N) e, por outro lado, a uma entrada do circuito de coincidência associado respectivo (K0) a (K2). As saidas das duas partes dos registadores de deslocamento são então associadas através de um multiplexador (MUX) que, com base num sinal de comando ’^,Mode·', dá passagem aos sinais de saida de uma ou da outra das metades. A disposição e o funcionamento do circuito de equivalência (AE)

- 7 sao os mesmos que no esquema da fig. 2.

Todo o sistema de circuitos está sob o comando de um contador de tramas (R).

Com o sistema de circuitos segundo a fig. 3 existem praticamente 772 circuitos como o representado na fig.2 verificando-se dentro de uma janela de tempo, as posições de bits de quatro tramas de impulsos, ou sejam 772 bits, que se deslocam de cada vez do correspondente a 1 bit, sendo os valores binários dessas posições de bits deslocados, sob a influência dos impulsos de cadência do troço de transmissão, sucessivamente para o fim dos registadores de deslocamento, sendo entao sujeitos ao processamento correspondente.

Se a corrente de bits assim examinada incluir efectivamente uma palavra de início de trama, no decurso do processo recursivo ilustrado restará finalmente apenas uma posição de bit que não está marcada como posição de bit inválida para uma palavra de início de trama. Esta única posição de bit é então examinada como já se indicou ainda várias vezes como já foi exposto relativamente à sua validade e então justificada como início de trama, emitindo em seguida o circuito um sinal de sincronização ( FL) para a sincronização do dispositivo de recepção da estaçao de comutação com o início da trama.

Mas se todas as posições de bits tiverem sido

Λ dotadas de uma marcaçao, os tres registadores de deslocamento sao, como no início do processo, de novo carregados com os bits de 3 x 4 tramas recomeçando em seguida desde o princípio a fase de exame para encontrar uma palavra de identificação das tramas,

Se durante um tempo longo não se encontrarem marcações em várias posições de bit, então, segundo uma variantt do processo segundo a presente invenção, pode-se, apesar de ainda nao estar definido com segurança o início da trama, justificar primeiramente uma das posições de bit como início de trama e efectuar uma sincronização. A correcção desta posição de bit é então verificada com o auxílio de outro dispositivo. Se ela não for confirmada, marca-se a posição de bit em questão e faz-se uma outra tentativa de sincronização com outra das bit consideradas, até que finalmente se encontre posiçoes de bit restantes a que realmente represenda trama.

posiçoes de entre essas ta o início

Claims

Processo para a sincronização de trama das estações de comutação de um sistema de telecomunicações multiplex por divisão do tempo segundo o qual o início das tramas temporais que incluem os canais de informação é determinado, a partir da corrente de dados em série recebida na estação de comutação, pela observação do aparecimento periódico de uma palavra de início de trama formada na constituição da multitrama a partir de bits iniciais emitidos no princípio de cada trama, caracterizado por na observação se incluirem de cada vez os bits de tantas tramas formando um grupo de tramas quantas as posições de bit que separam uns dos outros os bits de uma palavra de trama válida, par cada posição de bit de um tal grupo de tramas, com a inclusão dos bits de um número tal de posições de bits da mesma ordem de vários grupas de tramas consecutivos que, com base na combinação de valores binários dada da palavra de início de trama, possa decidir-se se estes bits podem ou não considerar-se como parte constituinte de uma palavra de início de trama por, conforme a combinação de bits presente, se determinar que esta posição de bit nao pode ser o início da trama e efectuar uma marcação correspondente, ou determinar o valor binário a esperar nessa posição de bit no grupo de tramas seguinte e compará-lo com o valor binário que de facto aparece, por se repetir este procedimento em relação às posições de bit ainda não providas da referida marcação de preferência até que apenas uma posição de bit nãa esteja afectada por essa marcação e por, logo que uma posição de bit assim encontra, após a recepção repetida várias vezes de um bit de cada vez com um valor binário correcto, tenha sido reconhecida como válida, se sincronizar □ dispositivo de recepção da estação de comutação com essa posição de bit como inicio de trama.
- 2? Processo de acordo com a reivindicação 1, caracterizado por, desde que no processo referido todas as posições de bit tiverem sido dotadas de marcações, se recomeçar este procedimento, sendo observadas partes da corrente de dados que ainda não tenham sido até aí incluídas.
- 3§ Processo de acordo com a reivindicação 1, caracterizado por, desde que durante um intervalo de tempo longo se mantenham sem uma marcação várias posições de bits, se fazer primeiramente a sincronização sobre uma dessas posições de bit considerada como início de trama e verificar depois por outra forma a validade dessa posição de bit, por no caso dessa posição de bit se mostrar inválida ela ser provida de uma marcaçao e se fazer a sincronização sobre uma outra posição de bit nao provida de marcação e por se se repetir este procedimento até ser encontrada uma posição de bit valida como inicio de trama.
- 4§ 5istema de circuitos de acordo com qualquer das reivindicações anteriores, caracterizado por compreender um número de registadores de deslocamento (5ch 0 a Sch 2), que avançam com a cadência dos impulsos de cadência (ST) do troço de transmissão, com um número de andares igual de número de bits de um grupo de tramas, igual ao número de grupos de tramas considerado, aos quais são levados como informação de entrada, numa certa sequência, ao primeiro (Sch 2) os bits da corrente de dados recebida (PCM-D) e aos restantes os bits lidos a partir do último andar do registador de deslocamento (Sch2, Schl) anterior na referida sequência, uma rede combinatória (N), ã qual são levados como grandezas de entrada os bits lidos nos últimos andares dos registadores de deslocamento (SchD a Sch2) e por a partir da qual, de acordo com a combinarão de valores binários de uma palavra de início de trama, desde que a combina ção de valores binários das grandezas de entrada possam conside rar-se como parte integrante da palavra de início de trama, é emitido um bit de referencia (R) com o valor binário esperado do bit seguinte da palavra de início de trama ou, respectivamente, se não for esse o caso, é emitido um sinal de apagamento ( BG ) , um circuito de equivalência (AE) que compara o citado bit de referencia (BG) com o respectivo bit actual da corrente de dados (PCM-D), circuitos de coincidência (KO a K2) associados respectivamente aos registadores de deslocamento (SchO a Sch2), aos quais são levados o sinal de apagamento (BG), □ sinal de