PT83739B

PT83739B - Circuito de comando para a sincronizacao de tramas no lado da recepcao

Info

Publication number: PT83739B
Application number: PT83739A
Authority: PT
Original assignee: Siemens Ag
Priority date: 1985-11-14
Filing date: 1986-11-13
Publication date: 1993-01-29
Also published as: DE3678670D1; PT83739A; GR3001868T3; EP0222368B1; EP0222368A3; EP0222368A2; ATE62575T1

Description

Doinírrio técnico

A presente invenção refere-se a ua circuito ce comando •sara a realização de uma sincronização de tramas nurá. receptor de sinais digitais que são transsitidos num sistema multiplex por divisão do tempo e que apresentam uma identificação das tramas sob a forma de uma pale.vra cie sincronização, no qual o sinal digital recebido é levado a tu: detector da palavra de sincronização que, ea função dos impulsos de trama de busca, derivados dos impulsos de cadência cio bits através de um divisor variável, pesquisa o sinal digital, referente a uma trama do sinal, para detectar uma palavra de sincronização, fornece no caso de um resultado negativo uni sinal de ausência da palavra de sincronização a uma entrada do comando do divisor variável para efectuar um deslocamento no tempo dos impulsos de trama de busca e, no caso de· um resultado positivo emite wa sinal de detecção de sinoiOUização que marca os impulsos de trama procurados.

Estado fundamental da técnica

Os dispositivos de sincronização deste tipo, tais como se descrevem por exemplo na publicação «Review of the Blectrical

â · * Á'

Ociamunication Laboratory”, Vol. 17, l’² 3-4, uarço-.

ESOUOOS

Abril de .1969 páginas 296 a 310, podem basear-se ss condições de trabalho

Í3

s.f.novomza foits ciedU' zidos do sinal recebido. Ho caso da utilização tor na estrutura de uma rede, por exemplo numa

Cl© ViEi tal XOOOO· próprios, os e pela. cadência tampão do lado da sinal recebido, lido, a partir da ;aemó cadência de bits local, até çue o impulso de sin cronização d® trama local e o sinal de detecção ds. palavra de sincronização deduzido da palavra de sincronização no sinal entrada, c ΟΠ1 £t £Vu apare caia ao mesmo tempo de que, independentemente do emprego de wh taJL receptor, é necessário prever tipos diferentes de receptores reletivamente ao dispositivo de sincronização.

Apresentctcão da invenção

iiroblema a resolver pela presente invenção consiste em proporcionar, para ua receptor do tipo descrito na introdução relativamente ao seu dispositivo de sincronização um ciiOuito de comando que, com pequena complicação técnica, torne possível o seu emprego independentemente de a sinci-onização de tramas ser deduzida dos impulsos de cadência do sinal recebido ou de Impulsos de cadência de bits local com um impulso de trama loceJ. com eles relacionado.

Segundo a presente invenção, o problema resolve-se com um circuito de cornando com as características indicadas na reivindicação 1.

De acordo coa a solução segundo a presente invenção, a comutação de um dos tipos de impulsos de cadência para o outro pode fazer-se de uma maneira extraordinariamente simples por comando do próprio aparelho. Alem disso, a utilização de dois

divisores, um divisor fixo e um divisor variável, tem a vantagem de, no caso de perda do sincronismo, poder manter-se independentemente do tipo dos impulsos de cadência, a atribuição dos canais do sinal digital multiplex por divisão do tempo e só depois de restabelecido o sincronismo, desde que seja necessáric se estabelece uma atribuição dos canais nova e correcta.

Breve descrição dos desenhos

Nos desenhos anexos, as figuras destinadas a uma descrição mais pormenorizada, representam»

A fig. 1, o esquema de blocos do circuito de comando da sincronização de tramas; e

A fig. 2, o esquema de blocos mais pormenorizado do detector da palavra de sincronização.

Forma preferida de realização da invenção

circuito de comando apropriado para tipos diferentes de impulsos de cadência está designado por SSK na fig. 1. 0 cir cuito apresenta três entradas (el), (e2) e (ej)_t que são ligadas de maneiras diferentes, conforme se pretender que o circuito de comando (SSK) colabore com o primeiro circuito de ligação ou o segundo circuito de ligação (AS1) ou (AS2), como está indicado. No caso do primeiro circuito de ligação (AS1) partese da hipótese de que o receptor utiliza impulsos de cadência próprios, os chamados impulsos de cadência de bits locais (TO) o Neste caso, previu-se uma memória tampão (PS) para o sinal digjL tal multiplex por divisão do tempo recebido, na qual se regista o sinal (D) com os impulsos de cadência (Td) dos dados. A leitu ra de saida do sinal (d) registado na memória tampão faz-se com os impulsos de cadência de bits locais (TO), que neste caso estão também aplicados à ligação de entrada (e2). Note-se a este respeito que a memória tampão (PS) pode eventualmente já fazer parte do circuito de comando. 0 sinal (d) lido a partir da memória tampão é levado à ligação de entrada (el). Alem disso, à memória tampão (PS), do lado da leitura de saída, é levado, através de uma ligação (e3) um sinal de bloqueio, que será explicado com mais pormenor mais adiante, o qual, quando ·· *M aparece, elimina um bit dos impulsos de cadência de bits locais (TO) na entrada da memória tampão e, deste modo, torna possível um deslocamento no tempo da operação de leitura do sinal (d) <, segundo circuito de ligação (AS2) destina-se à colaboração com o circuito de comando (SSK) no caso em que a sincronização de tramas se faz a partir dos impulsos de cadência (Td) do sinal (D) recebido. Neste caso, os impulsos de cadência dos dados (Td) são aplicados à ligação de entrada (e2), enquanto o sinal (D) 4 mais uma vez à ligação de entrada (el).

circuito de comando (SSK) apresenta ainda uma quarta ligação de entrada, que é uma entrada de comando para a comutação dos tipos de impulsos de cadência e que, através de um circuito de uma linha omnibus de comando SB, está ligada o disposjÍ tivo de comando do lado do aparelho. 0 sinal (d) está por seu lado disponível na ligação de saída (a) para a sua utilização ulterior.

circuito de comando (SSK) apresenta o detector da palavra de sincronização (SWD), ao qual é levado, a partir da ligação de entrada (el) o sinal (D). Alem disso, o circuito de comando (SSK) apresenta o divisor variável (VT), o divisor fixo (FT), o comparador (v), o interruptor de sincronização (SS) e o comutador de impulsos de cadência (TU). Através do divisor variá vel (VT) faz —se a divisão da frequência dos impulsos de cadência de bits na ligação de entrada (e2) que são depois levados ao detector da palavra de sincronização (SWD), sob a forma dos impulsos de trama de busca (SRP). Em função dos impulsos de trama de busca (SRP) regista-se uma parte pré-determinada em cada caso do sinal (ϋ) numa memória no interior do detector da palavra de sincronização (SWD) e aí faz-se a busca para determinar a existência ou a não existência da palavra de sincronização_o No caso do resultado negativo, o detector da palavra de sincronização (SWD) emite o sinal de falta da palavra de sincronização (SWF) para a entrada de comando (+) do divisor variável (VT), de modo que os impulsos de trama de busca (SRP) são deslocados no eixo dos tempos para a esquerda. Deste modo, enquanto o detector da palavra de sincronização (SWD) não detectar a palavra de sincronização no sinal (ϋ), vão sendo registados no detector da palavra de sincronização (SWD) partes do sinal sempre novas rela

tivamente à trama do sinal.

Logo que o detector da palavra de sincronização (STO) detecte a palavra de sincronização, no instante em que faz essa detecção emite o sinal de detecção da palavra de sincronização (SWE), por meio do qual é accionado o interruptor de sincroniza ção (SS), que possui dois contactos de fecho. Na posição representada do comutador de tipos de impulsos de cadência (TU), que corresponde à. colaboração do circuito de comando (SSK) com o primeiro circuito de ligação (AS1), a saida do comparador (v) está ligada através do comutador de tipos de impulsos de cadência (TU) e do interruptor de sincronização (SS) com a entrada (-) do divisor variável (VT). Deste modo liga-se também um sinal de saida do comparador (v), que representa um sinal de supressão, através da entrada (ej) do circuito de comando (SSK), com a entrada de bloqueio dos impulsos de cadência de bits locais, do lado de saída da memória tampão (PS) simultaneamente, o comutador de tipos de impulsos de cadência (TU) liga a entrada de reposição (r) do divisor fixo (FT) com a linha pela qual se transmitem os impulsos de cadência de trama locais (ORP) através da ligação de entrada (e5)· comparador (v) compara entre si os estados da contagem de bits do divisor variável (VT) e do divisor fixo (FT), a cujas entradas são levados, através da ligação de entrada (e2), os impulsos de cadência de bits, e sempre que não se verifique coincidência dos estados de contagem dos dois divisores emite um sinal de supressão (ABS) através do comutador (TU) de tipos de impulsos de cadência e do interruptor de sincronização (SS) para a entrada de comando negativa (-) do divisor variável (VT) e para a entrada de bloqueio dos impulsos de cadência locais no lado de leitura de saida da memória tampão (PS). Como alem disso o divisor fixo (FT) é reposto no estado inicial de contagem quan do se recebe cada um dos impulsos de trama locais (ORP), os impulsos de trama de busca (SRP) são deste modo deslocados para a direita no eixo dos tempos, quando o detector da palavra de sincronização (SWD) detecta a palavra de sincronização, até que haja coincidência com os tempos dos impulsos da trama local (ORP e portanto obtem-se o estado de sincronismo.

Na posição do comutador de tipos de impulsos de cadência (TU) com os contactos abertos representada no desenho, o circuito de comando (SSK) colabora com o segundo circuito de ligação (AS2). 0 comparador (v) não é neste caso necessário» 0 divisor fixo (FT) recebe neste caso na sua entrada de reposição (r), através do comutador (TU) de tipos de impulsos de cadência e do interruptor de sincronização (SS) os impulsos de trama de busca (SRP) da saida do divisor variável (VT), logo que o selector da palavra de sincronização (STO) obtenha a palavra de sincronização e tenha feito operar o interruptor de sincronização (SS) por meio do sinal de detecção da palavra de sincronização (SWE). 0 divisor fixo (íT) emite então na ligação de saida (al), ao ritmo dos impulsos de cadência de trama, os impulsos de cadên cia de trama do sinal recebido (ERP) que, por sua vez, indica a sincronização de trama.

esquema de blocos do detector da palavra de sincronização (SlíD) representado com mais pormenor na fig. 2, mostra um registador de deslocamento (SR), um circuito de detecção da palavra de sincronização (SES), ligado com o registador de deslocamento (SR), bem como um contador (Z). 0 contador (z) conta os impulsos de cadência de trama de busca (SRP) recebidos, que por sua vez formam os impulsos de cadência de deslocamento para o registador de deslocamento (SR), no qual são registadas partes do sinal de dados (d)· Logo que o contador (z) salta do seu estado de contagem máxima para o estado de contagem inicial, emite o sinal de falta da palavra de sincronização (SWF). Mas quando o circuito de detecção da palavra de sincronização (SES) detectar a palavra de sincronização e emite portanto na saida o sinal de detecção da palavra de sincronização (SWE), o contador (z) é reposto prematuramente na sua posição de contagem inicial pelo sinal de detecção da palavra de sincronização (SWE), através da sua entrada de reposição (r) e portanto é impedida a emissão de outros sinais de falta da palavra de sincronização (SWj.

Possibilidade de utilização industrial circuito de comando descrito pode de maneira extraordinariamente simples ser usado nos sistemas de transmissão digital e isso independentemente de o equipamento receptor estar associado a uma estação de comutação terminal ou intermediária numa rede.

Claims

REIVINDICAÇÃO

Circuito de comando para a realização de uma sincronização de trama num receptor para sinais digitais transmitidos em sistemas multiplex por divisão do tempo, que apresentam uma identificação de tramas sob a forma de uma palavra de sincronização, no qual o sinal digital recebido 4 levado a um detector da palavra de sincronização, que explora, em função dos impulsos de trama de busca deduzidos dos impulsos de cadência de bits através de um divisor variável, o sinal digital referente a uma trama do sinal, para detectar a palavra de sincronização, emitindo, no caso de resultado negativo um sinal de falta da palavra de sincronização para uma entrada de comando do divisor variável para deslocar no tempo os impulsos de cadência de trama de busca e, no caso do resultado positivo, um sinal de detecção da palavra de sincronização que marca os impulsos de cadência de trama, caracterizado por se prever um outro divisor fixo (FT), que divide a frequência dos impulsos de cadência de bits na entrada baixando-a para a frequência dos impulsos de cadência das tramas do sinal e que verifica o seu estado de contagem dependente dos impulsos de cadência dos bits com o estado de contagem do divisor variável (VT) em função dos impulsos de cadência dos bits, num comparador (v) para determinar a sua coincidência, por alem disso se preverem um interruptor de sincronização (SS) com dois contactos de fecho actuado pelo sinal de detecção da palavra de sincronização (SWE), bem como um comutador dos tipos de impulsos de cadência (TU) com dois contactos de transferência que pode ser comutado por um emissor de sinais do lado da recepção através de uma linha omnibus de comando (SB), e por, com o interruptor de sincronização accionado, o comutador dos tipos de impulsos de cadência, por um lado, ligar, na posição “impulsos de cadência de bits locais¹', a entrada de

- 7 reposição do divisor fixo com uma linha de transmissão dos impulsos de trama locais e a saida do comparador com uma entrada de comando do divisor variável, bem como uma ligação de saída e, por outro lado, na posição impulsos de cadência de bits do sinal , ligar a saida do divisor variável com a entrada de reposição do divisor fixo, podendo então retirar-se da sua saida os impulsos de cadência de trama do sinal recebido_o