Przedmiotem wynalazku jest sposób cyfrowej interpolacji liniowej i uklad cyfrowej interpolacji liniowej, znajdujacy zastosowanie w urzadzeniach graficznych systemów cyfrowych.W znanym sposobie cyfrowej interpolacji liniowej wspólrzedne przesuniecia w kodzie znak-modul, prze¬ twarza sie w binarnym mnozniku czestotliwosci na kod unitarny w postaci ciagu impulsów równomiernie rozlo¬ zonych w czasie, z dokladnoscia okresu czestotliwosci generatora taktujacego, przy czym ilosc impulsów równa jest wartosciom wspólrzednych, natomiast przedzial czasu pomiedzy dwoma kolejnymi impulsami ciagów impul¬ sów, zalezy od wartosci wspólrzednej przesuniecia. Impulsy zlicza sie dodajac w przypadku wejsciowej wspólrzednej przesuniecia dodatniej, oraz odejmujac w przypadku wyjsciowej wspólrzednej ujemnej.Zasadnicza wada tego sposobu jest, ze pracuje w innym kodzie niz najczesciej uzywane sposoby dzialan arytmetycznych na liczbach binarnych. Uklady pracujace wedlug znanego sposobu przy wspólpracy z systemami cyfrowymi wymagaja przekodowywania wartosci przesuniecia Ax i Ay, zmusza to uzytkownika do stosowania dodatkowych ukladów elektronicznych wzglednie opracowania programów przekodowywujacych wartosci prze¬ suniecia Ax i Ay co prowadzi do wydluzenia operacji, a w konsekwencji przedluzenia czasu, pracy kosztownych systemów cyfrowych i zmniejsza ich wykorzystanie.Celem wynalazku jest opracowanie sposobu cyfrowej interpolacji liniowej i ukladu cyfrowej interpolacji liniowej umozliwiajacego wspólprace z systemami cyfrowymi bez koniecznosci przekodowywania wartosci prze¬ suniecia Ax i Ay.Cel ten zostal osiagniety przez opracowanie sposobu cyfrowej interpolacji liniowej, w którym wspólrzedne przesuniecia w kodzie znak uzupelnienie jedynkowe, lub znak uzupelnienie dwójkowe mnozy sie wielokrotnie przez dwa, nastepnie przetwarza sie w znanym mnozniku czestotliwosci na kod unitarny, czyli ciag impulsów równomiernie rozlozonych w czasie. Nastepnie impulsy otrzymane z wyjscia binarnego mnoznika czestotliwosci mnozy sie logicznie z negacja znaku odpowiedniej wspólrzednej przesuniecia, a takze mnozy sie logicznie nega- 9W !mPulsów wyjsciowych binarnego mnoznika czestotliwosci ze znakiem odpowiedniej wspólrzednej przesunie¬ cia i z impulsami generatora taktujacego, po czym obydwa te iloczyny logiczne sumuje sie logicznie.2 95 045 Otrzymany wxten sposób sygnal w postaci kodu unitarnego sumuje sie arytmetycznie, wedlug znanego sposobu; dodaje arytmetycznie gdy wspólrzedna przesuniecia jest dodatnia, lub odejmuje arytmetycznie gdy wspólrzedna przesuniecia jest ujemna.Uklad cyfrowej interpolacji liniowej wedlug wynalazku ma na wejsciach pierwsze liczniki rewersyjne i rejestry przesuwne sterowane pierwszym ukladem sterujacym nastepnie binarny mnoznik czestotliwosci stero¬ wany drugim ukladem sterujacym oraz przelacznice wyjsciowe impulsów binarnego mnoznika czestotliwosci, sterujaca wejsciami zliczajacymi pierwszego licznika rewersyjnego i drugiego licznika rewersyjnego.Przedmiot wynalazku w postaci ukladu do realizacji sposobu wedlug wynalazku jest przedstawiony w przykladzie wykonania na rysunku, na którym fig. 1 przedstawia schemat logiczny cyfrowego interpolatora liniowego, a fig. 2 - schemat logiczny binarnego mnoznika czestotliwosci.Uklad wedlug wynalazku przedstawiony na fig. 1 zbudowany jest z dwóch rejestrów przesuwnych 2 i pier¬ wszego ukladu sterujacego 3, binarnego mnoznika czestotliwosci 4, czterech inwerterów 5, dwóch pierwszych liczników rewersyjnych 6, dwóch przelacznic wyjsciowych 7, drugiego ukladu sterowania 8, oraz dwóch drugich liczników rewersyjnych 9. Przedstawiony na fig. 2 binarny mnoznik czestotliwosci 4, zbudowany jest z licznika oraz dwóch przelacznic realizujacych sume logiczna iloczynów logicznych wielowejsciowych 11.Wartosci wspólrzednych przesuniecia Ax i Ay w postaci znak-uzupelnienie dwójkowe z wejsc 1 podawane sa do pierwszych liczników rewersyjnych 6 oraz do rejestrów przesuwnych 2. W rejestrach przesuwnych 2 wartosc wspólrzednych przesuniecia Ax i Ay z wyjatkiem bitu znaku sa przesuwne w lewo, to jest mnozone przez dwa, przy pomocy impulsów taktujacych generatora taktujacego pierwszego ukladu sterujacego 3. Na wejscia pierwszego ukladu sterujacego 3, który realizuje logiczna funkcje sumy dwóch róznic symetrycznych, podawane sa z rejestrów przesuwnych 2 bit znaku i najbardziej znaczaca pozycja wspólrzednych przesuniecia.Generator taktujacy pierwszego ukladu sterujacego 3 zatrzymany jest w chwili pojawienia sie najbardziej znaczacej pozycji rejestru przesuwnego 2 jedynki logicznej dla liczby dodatniej, wzglednie w chwili pojawienia sie na najbardziej znaczacej pozycji rejestru przesuwnego 2, zera logicznego dla liczby ujemnej. Wartosci bezwzgle¬ dne przetworzonych wspólrzednych przesuniecia podawane sa z rejestrów przesuwnych 2 na binarny mnoznik czestotliwosci 4. Binarny mnoznik czestotliwosci 4 przy pomocy drugiego ukladu sterujacego 8 przetwarza informacje wejsciowa na dwa ciagi impulsów równomiernie rozlozonych w czasie, przy czym ilosc impulsów odpowiada wejsciowym wartosciom wspólrzednych przesuniecia Ax i Ay.Impulsy otrzymane z binarnego mnoznika czestotliwosci 4 podawane sa na przelacznice impulsów wyjscio¬ wych 7. Dla wspólrzednej przesuniecia Ax lub Ay o wartosci dodatniej przelacznice wyjsciowych impulsów 7 przepuszczaja impulsy wychodzace z wyjscia binarnego mnoznika czestotliwosci 4, natomiast dla wspólrzednej przesuniecia ujemnej przelacznica wyjsciowych impulsów 7 przepuszcza impulsy generatora taktujacego ukladu sterujacego 8. Impulsy te dodatkowo bramkowane sa na wejsciu przelacznicy impulsów wyjsciowych 7 sygnalem pochodzacym z inwertera 5, to jest zanegowanym sygnalem wyjsciowym binarnego mnoznika czestotliwosci 4.Nastepnie impulsy z przelacznicy impulsów wyjsciowych 7 podawane sa na wejscia taktujace T pierwszych liczników rewersyjnych 6 i wejscia taktujace T drugich liczników rewersyjnych 9. Pierwsze liczniki rewersyjne 6 dodatkowo sa sterowane sygnalem bitu znaku wspólrzednej przesuniecia Ax i Ay, który przez inwerter 5 wchodzi na wejscie D/O pierwszych liczników rewersyjnych 6, powodujac dla wspólrzednych przesuniecia dodatnich odejmowanie impulsów taktujacych, natomiast dla ujemnych dodawanie impulsów taktujacych. W dru¬ gich licznikach rewersyjnych 9 sygnal bitu znaku wchodzacy na wejscie D/O powoduje dodawanie impulsów taktujacych dla wspólrzednej przesuniecia Ax i Ay dodatniej lub odejmowanie dla wspólrzednej przesuniecia Ax i Ay ujemnej od zawartosci drugiego licznika rewersyjnego 9.Sygnal wyjsciowy 12 pierwszych liczników rewersyjnych 6 wskazuje stan zerowy tego licznika, natomiast drugi sygnal wyjsciowy 13 pierwszego licznika rewersyjnego 6, informuje o przepelnieniu tego licznika. Sygnaly wyjsciowe 12 i 13 wchodza na wejscie przelacznicy drugiego ukladu sterujacego 8. Uklad sterujacy 8 steruje iloscia impulsów taktujacych podawanych do licznika binarnego mnoznika czestotliwosci 4. Generator taktujacy ukladu sterujacego 8 jest zatrzymany jezeli dla dodatniej wspólrzednej przesuniecia Ax, Ay istnieje sygnal 12 lub dla dodatniej wspólrzednej przesuniecia Ax, istnieje sygnal 12 i dla ujemnej wspólrzednej przesuniecia Ay istniej sygnal 13, lub dla ujemnej wspólrzednej przesuniecia Ax istnieje sygnal 13 i dla dodatniej wspólrzednej przesuniecia Ay istnieje sygnal 12, lub dla ujemnych wspólrzednych Ax i Ay istnieje sygnal 13.Sposób wedlug wynalazku jest bardzo wygodny w stosowaniu, bowiem nie wymaga przekodowywania wartosci wspólrzednej przesuniecia Ax i Ay, oraz w znacznym stopniu przyspiesza czas operacji kosztownych systemów cyfrowych, przy czym uklady realizujace sposób wedlug wynalazku sa proste w realizacji i niezawodne w pracy, oraz nie wymagaja dodatkowych ukladów elektronicznych, ani opracowania programów przekodowuja- cych wspólrzedne przesuniecia. i.95045 3 PL