PL94165B1 - - Google Patents

Description

Przedmiotem wynalazku jest sposób i uklad syn¬ chronizacji pamieci na przesuwnych rejestrach dy¬ namicznych wykorzystujacy impulsy wyzwalajace pojawiajace sie jeden raz na okres przechowywa¬ nia informacji w pamieci.

Sposób i uklad bedacy przedmiotem wynalazku jest przeznaczony do zastosowania w ukladach ob¬ róbki sygnalów elektrycznych wykorzystujacych pamiec na przesuwnych rejestrach dynamicznych, szczególnie przy wyzwalaniu tych ukladów impul¬ sami dostarczonymi z zewnatrz jeden raz ma okres przechowywania informacji w pamieci.

W znanym sposobie synchronizacji pamieci na przesuwnych rejestrach dynamicznych uklad syn¬ chronizujacy generuje dwa rodzaje impulsów ze¬ garowych przesuwajacych zawartosc rejestrów: im¬ pulsy uzyteczne oraz impulsy utrzymania.

Impulsy uzyteczne generowane sa w czasie za¬ pisu i odczytu informacji uzytecznej z pamieci, a czestotliwosc ich jest równa czestotliwosci zapisu do pamieci.

Impulsy utrzymania generowane sa w czasie martwym i sluza do utrzymania zapisanej zawar¬ tosci rejestru. Czestotliwosc impulsów utrzymania jest wieksza od minimalnej dopuszczalnej czesto¬ tliwosci pracy rejestru dynamicznego, a ich ilosc zalezna jest od wielkosci okresu martwego, przy czym suma ilosci impulsów uzytecznych i impul¬ sów utrzymania jest równa dlugosci rejestru. W sposobie tym mozliwe jest wyzwalanie cyklu pracy pamieci impulsami elektrycznymi dostarczonymi z zewnatrz pod warunkiem pojawienia sie impulsu wyzwalajacego po ostatnim impulsie utrzymania w czasie okreslonym przez minimalna dopuszczalna czestotliwosc przesuwania rejestru dynamicznego.

Uklad do stosowania tego znanego sposobu po¬ siada generator impulsów uzytecznych, generator impulsów utrzymania, których wyjscia polaczone sa z wejsciami sumy logicznej, na której wyjsciu pojawiaja sie impulsy synchronizujace rejestr dy¬ namiczny stanowiacy pamiec.

Wada tego znanego sposobu jest bardzo maly dopuszczalny rozrzut okresów powtarzania impul¬ sów wyzwalajacych cykl pracy pamieci, okreslony przez minimalna dopuszczalna czestotliwosc impul¬ sów synchronizujacych rejestr dynamiczny.

Celem wynalazku jest synchronizowanie pamieci zbudowanej z przesuwnych rejestrów dynamicznych poddajacej sie wyzwalaniu impulsami o wiekszym dopuszczalnym rozrzucie okresu powtarzania w sto¬ sunku do znanego sposobu.

Zadaniem wynalazku jest natomiast uzyskanie sposobu synchronizacji pamieci zbudowanej z prze¬ suwnych rejestrów dynamicznych zapewniajacego wyzwalanie cyklu pracy pamieci impulsami o wiek¬ szym dopuszczalnym rozrzucie okresu powtarzania w stosunku do znanego sposobu.

Cel ten zostal osiagniety dzieki temu, ze dó u- kladu synchronizacji pamieci posyla sie okreslony czasosterem ciag impulsów startu i ciag wyprze- 941653 94165 4 dzajacych je preimpulsów startu, przy czym w kazdym cyklu pracy pamieci impuls startu roz¬ poczyna okres uzyteczny pracy pamieci, w którym do przesuwania zawartosci pamieci i zapisu infor¬ macji uzytecznej tworzy sie stalej dlugosci ciag impulsów uzytecznych o czestotliwosci zapisu, do pamieci nowych slów, zas po skonczonym okresie uzytecznym zawartosc pamieci przesuwa sie im¬ pulsami utrzymania o czestotliwosci wiekszej od minimalnej dopuszczalnej czestotliwosci pracy re¬ jestru dynamicznego w celu utrzymania zapisanej w pamieci informacji, natomiast preimpuls startu rozpoczyna okres przygotowawczy do nastepnego cyklu j^riicjupftrai^Gi, w którym to okresie pamiec ^rzesuwa^sJetiiaS^tami wyrównawczymi, których ilosc uzalezniona jest od ilosci impulsów utrzyma- Jia i w sumie zti iloscia impulsów utrzymania rq»»i!W!&gffPjmffiilsftjr uzytecznych jest równa dlu- ^oggf'rgjejSaytwegg&cego pamiec, co zapewnia jed¬ nakowe ustawienie rejestru na poczatku kazdego cyklu pracy pamieci wyznaczonego ciagiem impul¬ sów startu, których okres moze sie zmieniac w szerokich granicach.

Natomiast uklad pozwalajacy na synchronizowa¬ nie pamieci na przesuwnych rejestrach dynamicz¬ nych zbudowany zostal z przesuwnego rejestru dy¬ namicznego, czasosteru i ukladu synchronizacji, itóry zawiera uklady wytwarzania bramek: uzy¬ tecznej, utrzymania i wyrównawczej, generator ze¬ garowy, sume logiczna i iloczyn logiczny, przy czym jedno wyjscie czasosteru polaczone jest z wejsciem ukladu wytwarzania bramki uzytecznej, którego wyjscie polaczone jest z wejsciem ukladu wytwarzania bramki utrzymania, zas drugie wyjs¬ cie czasosteru polaczone jest z wejsciem ukladu wytwarzania bramki utrzymania i wejsciem ukladu wytwarzania bramki wyrównawczej.

Wyjscia ukladów wytwarzania bramek: uzytecz¬ nej, utrzymania i wyrównawczej polaczone sa z wejsciami sumy logicznej. Wejscia iloczynu logicz¬ nego polaczone sa z wyjsciami: sumy logicznej i generatora zegarowego, zas jego wyjscie, na któ¬ rym pojawiaja sie impulsy synchronizujace prze¬ suwny rejestr dynamiczny, polaczone jest z wejs¬ ciem zegarowym tego rejestru. paleta sposobu wedlug wynalazku jest podda¬ wanie sie pamieci zbudowanej z przesuwnych re¬ jestrów dynamicznych zewnetrznemu wyzwalaniu cykli pracy impulsami elektrycznymi o rozrzucie okresów powtarzania wiekszym w stosunku do zna¬ nego sposobu.

Sposób synchronizacji pamieci wedlug wynalazku je§t realizowany za pomoca ukladu, przedstawio¬ nego przykladowo na rysunku, na którym fig. 1 przedstawia schemat blokowy, a fig. 2 — niektóre przebiegi impulsowe w ukladzie.

Sposób synchronizacji pamieci wedlug wynalazku polega na tym, ze do ukladu synchronizacji pa¬ mieci posyla sie okreslony czasosterem ciag impul¬ sów startu i ciag wyprzedzajacy je w czasie pre¬ impulsów startu, przy czym w kazdym cyklu pracy pamieci impuls startu rozpoczyna okres uzytecz¬ ny pracy pamieci, w którym do przesuwania za¬ wartosci pamieci i zapisu informacji uzytecznej tworzy sie stalej dlugosci ciag impulsów uzytecz¬ nych o czestotliwosci zapisu do pamieci nowych slów, zas po skonczonym okresie uzytecznym za¬ wartosc pamieci przesuwa sie impulsami utrzyma¬ nia o czestotliwosci wiekszej od minimalnej do¬ puszczalnej czestotliwosci pracy rejestru dynamicz¬ nego w celu utrzymania zapisanej w pamieci in¬ formacji, natomiast preimpuls startu rozpoczyna okres przygotowawczy do nastepnego cyklu pracy pamieci, w którym to okresie pamiec przesuwa sie impulsami wyrównawczymi, których ilosc uzalez¬ niona jest od ilosci impulsów utrzymania i w su¬ mie z ta iloscia impulsów utrzymania oraz iloscia impulsów uzytecznych jest równa dlugosci rejestru tworzacego pamiec, co zapewnia jednakowe usta¬ wienie rejestru na poczatku kazdego cyklu pracy pamieci wyznaczonego ciagiem impulsów startu, których okres moze sie zmieniac w szerokich gra¬ nicach.

Uklad do stosowania sposobu synchronizacji pa¬ mieci w sklad którego wchodzi przesuwny rejestr dynamiczny PRD, czasoster C i uklad synchroni¬ zacji zawierajacy uklad UZ wytwarzania bramki uzytecznej, uklad UT wytwarzania bramki utrzy¬ mania, uklad W wytwarzania bramki wyrównaw¬ czej, generator zegarowy GZ, sume logiczna S i ilo¬ czyn logiczny I jest zbudowany w ten sposób, ze wyjscie 1 czasosteru C polaczone jest z wejsciem ukladu UZ wytwarzania bramki uzytecznej, któ¬ rego wyjscie 2 polaczone jest z wejsciem ukladu UT wytwarzania bramki utrzymania, zas wyjscie czasosteru C polaczone jest z wejsciem 4 ukladu UT wytwarzania bramki utrzymania i wejsciem ukladu W wytwarzania bramki wyrównawczej, na¬ tomiast wyjscia ukladów: UZ wytwarzania bramki uzytecznej, UT wytwarzania bramki utrzymania i W wytwarzania bramki wyrównawczej polaczone sa z wejsciami sumy logicznej S, której wyjscie polaczone jest z wejsciem 8 iloczynu logicznego T, zas wyjscie generatora zegarowego GZ polaczone jest z wejsciem 7 iloczynu logicznego I, na którego wyjsciu pojawiaja sie impulsy synchronizujace przesuwny rejestr dynamiczny PRD i polaczone jest z wejsciem zegarowym tego rejestru.

Claims (2)

Zastrzezenia patentowe

1. Sposób synchronizacji pamieci na przesuw¬ nych rejestrach dynamicznych, szczególnie pamieci pracujacej jako linia opózniajaca sygnaly cyfrowe, znamienny tym, ze do ukladu synchronizacji pa¬ mieci posyla sie okreslony czasosterem ciag impul¬ sów startu (is) i ciag wyprzedzajacych je w czasie preimpulsów startu (pis), przy czym w kazdym cyklu pracy pamieci impuls startu rozpoczyna okres uzyteczny pracy pamieci, w którym do prze¬ suwania zawartosci pamieci i zapisu informacji uzytecznej tworzy sie stalej dlugosci ciag impul¬ sów uzytecznych o czestotliwosci zapisu, do pamieci nowych slów, zas po skonczonym okresie uzytecz¬ nym zawartosc pamieci przesuwa sie impulsami utrzymania o czestotliwosci wiekszej od minimal¬ nej dopuszczalnej czestotliwosci pracy rejestru dy¬ namicznego w celu utrzymania zapisanej w pa¬ mieci informacji, natomiast preimpuls startu roz¬ poczyna okres przygotowawczy do nastepnego cy- 10 15 20 25 30 35 40 45 50 55 605 94 165 6 klu pracy pamieci, w którym to okresie pamiec przesuwa sie impulsami wyrównawczymi, których ilosc uzalezniona jest od ilosci impulsów utrzyma¬ nia i w sumie z ta iloscia impulsów utrzymania oraz iloscia impulsów uzytecznych jest równa dlu¬ gosci rejestru tworzacego pamiec, co zapewnia jed¬ nakowe ustawienie rejestru na poczatku kazdego cyklu pracy pamieci wyznaczonego ciagiem im¬ pulsów startu (is), których okres moze sie zmieniac w szerokich granicach.

2. Uklad synchronizacji pomieci na przesuwnych rejestrach dynamicznych, w sklad którego wchodzi przesuwny rejestr dynamiczny czasoster i uklad synchronizacji zawierajacy uklad wytwarzania bramki uzytecznej, uklad wytwarzania bramki u- trzymania, uklad wytwarzania bramki wyrównaw¬ czej, generator zegarowy, sume logiczna i iloczyn logiczny, znamienny tym, ze wyjscie (1) czasosteru (C) polaczone jest z wejsciem ukladu (UZ) wytwa¬ rzania bramki uzytecznej, którego wyjscie (2) po¬ laczone jest z wejsciem ukladu (UT) wytwarzania bramki utrzymania, zas wyjscie (5) czasosteru (C) polaczone jest z wejsciem (4) ukladu (UT) wytwa¬ rzania bramki utrzymania i wejsciem ukladu (W) wytwarzania bramki wyrównawczej, natomiast wyjscia ukladów: (UZ) wytwarzania bramki uzy¬ tecznej, (UT) wytwarzania bramki utrzymania i (W) wytwarzania bramki wyrównawczej polaczone sa z wejsciami sumy logicznej (S), której wyjscie po¬ laczone jest z wejsciem (8) iloczynu logicznego (I), zas wyjscie generatora zegarowego (GZ) polaczone jest z wejsciem (7) iloczynu logicznego (I), na któ¬ rego wyjsciu pojawiaja sie impulsy synchronizu¬ jace przesuwny rejestr dynamiczny (PRD) i po¬ laczone jest z wejsciem zegarowym tego rejestru. we I1 c S uz |2 U |3 1 | S 1 4 F « > »- pis —H UT W i 1 r r i r 8f s / 1 i ^TfTyJ { »RC i wy ) *" k Y f7 Y 3Z i US r Fig. 1 i 2 is pis 1 IMIIIMIIIIIIIIIIIIIIMIIII niiiiiiiiiiiiiiiiiiiiiiiiiii j 1 1 1 .* [ | r ! i ! i ! _t 1 i iiiiiiini i i i ni iiiiiiini i t iiiiii iiimii ; Fig. 2