Przedmiotem wynalazku jest uklad regulatora poziomu wyjsciowego zapewniajacy stala wartosc poziomu wyjsciowego z zachowaniem minimalnych znieksztalcen nieliniowych.W dotychczasowych rozwiazaniach ukladów spelniajacych warunek stalosci poziomu wyjscio¬ wego stosowano uklady automatycznej regulacji wzmocnienia. Znany jest na przyklad uklad we¬ dlug patentu PRL Nr 67367, posiadajacy na wej¬ sciu wzmacniacza tlumik regulowany, którego ga¬ lezia wzdluzna jest rezystor zas poprzeczna tran¬ zystor, w którego emiterze wlaczona jest dioda w kierunku przewodzenia. Opornosc dynamiczna emi¬ tera tranzystora i diody zalezna jest od wielkosci przeplywajacego przez nie pradu stalego. Baza tego tranzystora sterowana jest z detektora napieciem stalym, proporcjonalnym do poziomu wyjsciowego wzmacniacza.Wada dotychczas znanych ukladów regulacji po¬ ziomu wyjsciowego jest mala stalosc poziomu wyj¬ sciowego oraz duze •znieksztalcenia nieliniowe. ' Celem wynalazku jest opracowanie ukladu regu¬ latora poziomu wyjsciowego o duzej stalosci po¬ ziomu wyjsciowego i malych znieksztalceniach nie¬ liniowych.Cel ten osiagnieto dzieki temu, ze kolektor tran¬ zystora jednostopniowego wzmacniacza napieciowe¬ go polaczony jest przez kondensator z kolektorem tranzystora wzmacniacza z ujemnym napieciowym sprzezeniem zwrotnym.Wynalazek zostanie omówiony na przykladzie wykonania uwidocznionym na rysunku, który przedstawia schemat ukladu regulatora poziomu wyjsciowego. W ukladzie kolektor tranzystora 1 je¬ dnostopniowego wzmacniacza napieciowego pola¬ czony jest z impedancja obciazenia 2 i przez kon¬ densator 3 z kolektorem tranzystora 5 wzmacnia¬ cza z ujemnym napieciowym sprzezeniem zwrot¬ nym oraz z wejsciem wzmacniacza z detektorem i ukladem porównywania amplitudy 9. Do wyjscia wzmacniacza z detektorem i ukladem porównywa¬ nia amplitudy 9 dolaczony jest rezystor 8, który drugim swym koncem polaczony jest z baza tran¬ zystora 5 i rezystorem 7. Rezystor 7 drugim swym koncem przez kondensator 6 dolaczony do kolekto¬ ra tranzystora 5.Zasada dzialania ukladu jest nastepujaca: Sygnal przyslany do wejscia ukladu regulatora to jest na baze tranzystora 1 zostaje wzmocniony i podany na wejscie wzmacniacza 9 gdzie zostaje powtórnie wzmocniony, poddany detekcji oraz porównany z napieciem odniesienia. Nastepnie sygnal bledu przez rezystor 8 wchodzi na wejscie wzmacniacza z napieciowym sprzezeniem zwrotnym zbudowa¬ nym na tranzystorze 5 powodujac zmiane pradu kolektora tego tranzystora, a tym samym zmiane opornosci dynamicznej jego kolektora.Zmiana opornosci dynamicznej kolektora tran¬ zystora 5 powoduje zmiane wzmocnienia wzmacnia¬ cza napieciowego zbudowanego na tranzystorze 1, 93 0593 93 059 4 poniewaz tranzystor 1 pracuje na obciazenie, któ¬ rym jest równolegle polaczenie impedancji 2 tranzystora 5. i zmieniajacej sie opornosci dynamicznej kolektora Kierunek zmian opornosci dynamicznej kolekto¬ ra tranzystora 5 jest taki, ze przy wzroscie pozio¬ mu sygnalu podawanego na baze tranzystora 1 opornosc dynamiczna maleje i powoduje zmniejsze¬ nie wzmocnienia wzmacniacza zbudowanego na tranzystorze 1. Analogicznie przy zmniejszaniu sy¬ gnalu wejsciowego wzmocnienie wzmacniacza zbu¬ dowanego na tranzystorze 1 rosnie.W zwiazku z powyzszym sygnal na wyjsciu jednostopniowego wzmacniacza zbudowanego na tranzystorze 1 ma wartosc stala uzalezniona tylko od wielkosci i stalosci ustawionego napiecia odnie¬ sienia we wzmacniaczu z detektorem i ukladem porównywania amplitudy 9.Uklad moze byc stosowany wszedzie tam gdzie wymagana jest duza stalosc poziomu wyjsciowego w szerokim zakresie zmian poziomu wejsciowego przy minimalnych znieksztalceniach nieliniowych oraz w ukladach regulacji. Duza stalosc poziomu wyjsciowego przy minimalnych znieksztalceniach nieliniowych w szerokim zakresie zmian poziomu wejsciowego uzyskuje sie dzieki temu, ze opornosc dynamiczna kolektora tranzystora zmieniac mozna w tym rozwiazaniu liniowo i w duzym zakresie. /l l £ Z Errata W lamie 3, wiersz 3 i 4: jest: tranzystora 5. i zmieniajacej sie opornosci dynamicznej kolektora powinno byc: i zmieniajacej sie opornosci dynamicznej kolektora tranzystora 5.OZGraf. Lz. 1155 (120+25 egz.) Cena 10 zl PLThe subject of the invention is an output level controller system that ensures a constant value of the output level while maintaining minimal non-linear distortions. The previous solutions of systems meeting the condition of the output level consistency have used automatic gain control systems. For example, a circuit is known according to the Polish Patent No. 67367, which has an adjustable damper at the input of the amplifier, the longitudinal branch of which is a resistor and a transverse transistor, in the emitter of which a diode is connected in the forward direction. The dynamic resistance of the emitter of the transistor and the diode depends on the magnitude of the direct current flowing through them. The base of this transistor is controlled by a detector with a constant voltage, proportional to the output level of the amplifier. The disadvantage of the previously known output level control systems is the low stability of the output level and large non-linear distortions. The object of the invention is to provide an output level controller circuit with high output level constancy and low non-linear distortion. This objective was achieved by the fact that the transistor collector of the single stage voltage amplifier is connected through a capacitor with the collector of the amplifier transistor to The invention will be discussed on the basis of the embodiment shown in the figure, which shows the schematic diagram of the output level controller. In the circuit, the collector of the transistor 1 of the single stage voltage amplifier is connected to the load impedance 2 and through the capacitor 3 to the collector of the amplifier transistor 5 with a negative voltage feedback and to the input of the amplifier with a detector and amplitude comparison circuit 9. To the output of the amplifier with the detector and the amplitude comparison circuit 9, a resistor 8 is connected, which is connected with the second end to the base of the transistor 5 and the resistor 7. The resistor 7 with its other end through a capacitor 6 connected to the collector of the transistor 5. Principle operation of the circuit is as follows: The signal sent to the input of the regulator circuit, i.e. based on the transistor 1, is amplified and fed to the input of the amplifier 9 where it is re-amplified, detected and compared with the reference voltage. Then the error signal through the resistor 8 enters the input of the amplifier with voltage feedback built on the transistor 5, causing a change in the collector current of this transistor, and thus a change in the dynamic resistance of its collector. Changing the dynamic resistance of the collector of transistor 5 causes a change in the amplification gain of the amplifier. voltage built on transistor 1, 93 0593 93 059 4, because transistor 1 operates on a load, which is a parallel connection of impedance 2 of transistor 5 and the changing dynamic resistance of the collector. The direction of changes in the dynamic resistance of the collector of transistor 5 is such that when increasing the level of the signal fed to the base of transistor 1, dynamic resistance decreases and causes a decrease in the gain of the amplifier built on transistor 1. Similarly, when the input signal is reduced, the gain of the amplifier built on transistor 1 increases. Due to the above, the signal at the output of the single-stage amplifier zbu given on transistor 1 has a constant value dependent only on the size and stability of the reference voltage set in the amplifier with a detector and an amplitude comparison system 9. The system can be used wherever a high stability of the output level is required in a wide range of changes in the input level with minimal distortions nonlinear and in control systems. High stability of the output level with minimal non-linear distortions in a wide range of changes of the input level is achieved due to the fact that the dynamic resistance of the transistor collector can be changed in this solution linearly and to a large extent. / l l £ Z Errata In lam 3, lines 3 and 4: is: transistor 5. and the changing dynamic resistance of the collector should be: and the changing dynamic resistance of the collector of the transistor 5. GRAPH. Lz. 1155 (120 + 25 copies) Price PLN 10 PL