PL90827B1 - - Google Patents

Description

Przedmiotem wynalazku jest uklad formowania zbior¬ czego sygnalu analogowego z dowolnej ilosci sygnalów wejsciowych.Znane uklady formowania zbiorczego sygnalu analogo¬ wego z kilku badz kilkunastu sygnalów wejsciowych skla¬ daja sie z zespolu zestyków hermetycznych zalaczajacych zaleznie od sygnalu sterujacego odpowiedni sygnal na szyny zbiorcze skad zbiorczy sygnal analogowy przekazy¬ wany jest dalej. Uklad taki charakteryzuje sie duza iloscia elementów stykowych co z uwagi na niezawodnosc i szyb¬ kosc pracy ogranicza jego zastosowanie wrozbudowanych wielowejsciowyeh ukladach formowania zbiorczego sy¬ gnalu analogowego.Uklad wedlug wynalazku charakteryzuje sie tym, ze zbudowany jest jako bezstykowy na elementach pólprze¬ wodnikowych. Uklad posiada dowolna liczbe obwodów wejsciowych, z których kazdy sklada sie z tranzystora sterowanego przez rezystor wejsciowym sygnalem analo¬ gowym, zespolu rezystorów ustalajacych punkt pracy tego tranzystora, dwóch diodpolaczonyehszeregowo laczacych emiter tranzystora wejsciowego z baza tranzystora zbior¬ czego, do którego dochodza sygnaly ze wszystkich obwo¬ dów wejsciowych. Dopunktulaczacegowspomniane diody wlaczony jest kolektor tranzystora sterujacego, do którego sygnal sterujacydochodzi poprzez rezystor polaczony z je¬ go baza.Przyklad wykonania wynalazku jest odtworzony na ry¬ sunku, który jest schematem ideowym elektronicznego ukladu formowania, Uklad posiada 10 obwodów wejsciowych, z których kazdy sklada sie z tranzystora T sterowanego przez rezys¬ tor Ri odpowiednim sygnalem analogowym 10, II, 12,..., 19 z czujnika pomiarowego. Punkt pracy tranzystora T usta¬ lony jest poprzez rezystory R2 i R3 laczace odpowiednio emiter i kolektor tranzystora I z biegunami zasilania.Emiter tranzystora I polaczony jest poprzez dwie szerego¬ we diody Di i D2 z baza tranzystora zbiorczego Z, do którego dochodza sygnaly ze wszystkich 10 obwodów wej¬ sciowych. Do punktu laczacego wspomniane diody wla¬ czony jest kolektor tranzystora sterujacego K, do którego sygnal sterujacy S0, SI, S2,..., S9 dochodzi poprzez rezys¬ tor R4 polaczony z jego baza. Cyfrowe sygnaly sterujace wybieraja jeden sygnal analogowy z dziesieciu obwodów wejsciowych. Wybrany sygnal podawanyjestna baze tran¬ zystora Z. Dla wybranego wejscia analogowego sygnal sterujacy wynosi zera logiczne, a dla wszystkich pozosta¬ lych logiczna jedynke. W zwiazku z tym sygnal wyjsciowy I bedzie mial wartosc jednego z sygnalów 10, II, 12, . ., 19 zaleznie od wartosci sygnalów sterujacych S0, SI, S2, ..., S9: Uklad wedlug wynalazku specjalnie nadaje sie do wyboru punktów pomiarowych w systemach centralnej rejestracji pomiarów. ,) wejscio¬ wym sygna.em analogowym (10, II, 12,.... IN), przy czym emiter wspomnianego tranzystora (T) polaczony jest po- przez dwie szeregowe diody (DO i (D2) z baza tranzystora » zbiorczego (Z), do którego doprowadzane sa sygnaly ze wszystkich obwodów wejsciowych, a wspólny zacisk obu diod polaczony jest z kolektorem tranzystora (K) sterowa¬ nego sygnalem cyfrowym poprzez rezystor (B<) polaczony z baza wspomnianego tranzystora (K).Sklad wykonano w DSP, zam. 123U Druk w UP PRL, naklad 125 + 20 egz. rna »l 10 - PL

Claims (1)

1. Zastrzezenie patentowe Uklad formowania zbiorczego sygnalu analogowego z wybieraniem cyfrowym zbudowany na elementach pól- 30 przewodnikowych, znamienny tym, ze posiada dowolna 9082790827 liczbe obwodów wejsciowych, z których kazdy sklada s.e z ranzystora (T) sterowanego przez rezystor (* PL