Uprawniony z patentu: Siemens Aktiengesellschaft, Monachium (Repu¬ blika Federalna Niemiec) i Berlin Zachodni Sposób automatycznego wybierania informacji o najmniejszej liczbie bledów z kilku nastepujacych po sobie bezprzewodowych transmisji informacji skladajacej sie z k-znaków pomiedzy wzajemnie ruchomymi urzadzeniami zapytujacymi i odpowiadajacymi oraz urzadzenie do stosowania tego sposobu Przedmiotem wynalazku jest sposób automatycz¬ nego wybierania informacji o najmniejszej liczbie bledów z kilku nastepujacych po sobie bezprzewo¬ dowych transmisji informacji skladajacej sie z k- -znaków miedzy wzajemnie ruchomymi urzadze¬ niami zapytujacymi i odpowiadajacymi, w której kazdy znak przedstawiony jest w kodzie „nzm", a w urzadzeniu zapytujacym sprawdza sie wage kodu „n" i porównuje sie z odpowiednim znakiem wczesniej odebranej informacji i przy prawidlo¬ wej wadze kodu i identycznosci przesyla sie dalej.Znanych jest kilka sposobów (niemieckie wylo¬ zenie patentowe 1293817, 1005115 i 1216347), w któ¬ rych wieloznakowa informacja sklada sie z bloków danych i zaklócone bloki danych moga byc roz¬ poznawane przy jej przesylaniu. W sposobie opi¬ sanym w wylozeniu Nr 1293817 kazdy poszczegól¬ ny blok przesylany jest ustalona ilosc razy. W kaz¬ dym odbieranym bloku danych badany jest kod.Do pamieci przesyla sie pierwszy blok danych o prawidlowej wadze kodu. Ten sposób ma jednak wade, a mianowicie nie rozpoznawane sa bloki da¬ nych o prawidlowej wadze kodu, ale o nieprawi¬ dlowej zawartosci i jako prawidlowe sa zapamie¬ tywane.W sposobie przedstawionym w wylozeniu paten¬ towym Nr 1005115 stwierdza sie przez jednorazowe identyczne lub zwierciadlane powtórzenie kazdego bloku danych za pomoca kontroli kodu i porówny¬ waniu przesylanego, a takze zaklóconego bloku 10 15 20 25 30 danych z jego powtórzeniem, ze istnieje zaklóce¬ nie i przy prostym zaklóceniu rekonstruuje sie na¬ tychmiast zaklócony blok danych. Przy niepopra- wialnych zlozonych zaklóceniach wewnatrz tego bloku danych blad jest tylko wskazany. Prawdo¬ podobienstwo nierozpoznanych bledów jest mniej¬ sze niz opisane w pierwszym wylozeniu patento¬ wym. Nie jest ono jednak dostatecznie male, po¬ niewaz obydwa przesylania — bloku danych i jego powtórzenia moga byc zaklócone w taki sam spo¬ sób, tak, ze — jak w sposobie z pierwszego wylo¬ zenia patentowego — blok danych o prawidlowej wadze kodu, ale nieprawidlowej zawartosci rozpa¬ trywany jest jako prawidlowy i moze byc zapa¬ mietany. Takze w sposobie podanym w wylozeniu patentowym Nr 1126347 dokonuje sie jednorazo¬ wego powtórzenia kazdego poszczególnego bloku danych i kontroli kodu, a takze porównania mie¬ dzy blokiem danych i powtórzeniem. Ten sposób ma takie same wady jak sposób opisany w wylo¬ zeniu patentowym Nr 1005115.Urzadzenia zapytujace moga byc umieszczone np. w urzadzeniach kolejowych obok lub miedzy szy¬ nami, tak ze moga one zapytywac znajdujace sie w przejezdzajacych wagonach towarowych urza¬ dzenia odpowiadajace, w których ustawiona jest na stale informacja identyfikujaca wagony.Informacja przesylana z urzadzen odpowiadaja¬ cych moze jednak zawierac bledy w stosunku do prawidlowej informacji np. na skutek uszkodzenia 82 93482 934 3 tego urzadzenia odpowiadajacego lub chwilowego promieniowania zaklócajacego. Czesc tych bledów moze byc rozpoznana i usunieta dzieki cykliczne¬ mu przesylaniu informacji k-znakowej tak czesto, aby ta informacja mogla byc odebrana co najmniej dwa kolejne razy. Gdy urzadzenie odpowiadajace oddali sie od obszaru dzialania urzadzenia zapytu¬ jacego, przesylana informacja moze byc tylko od¬ bierana czesciowo. To powoduje np. w jednym z urzadzen analizujacych dolaczonych do urzadzenia zapytujacego wykonanie rozkazu analizy, a takze pamietania lub wydruku odebranej informacji.Celem wynalazku jest opracowanie sposobu wy¬ bierania informacji o najmniejszej liczbie bledów z wielu informacji k-znakowych, które urzadzenie zapytujace przy cyklicznym odczytywaniu odbiera kolejno, bezprzewodowo i po demodulacji podaje do analizy i wybiera informacje o najmniejszej Óczbie bledów. Sposób osiagniecia tego celu cha¬ rakteryzuje sie tym, ze dla znaków o nieprawidlo¬ wej wadze kodu i dla znaków nieidentycznych przesylany jest znak bledu. Znaki bledu kazdej informacji sa zaliczane i porównywane z liczba znaków blednych wczesniej odebranej informacji i przy mniejszej liczbie znaków blednych pózniej odebranej informacji, informacja ta jako wybrana Jest zapamietywana az do wyboru informacji o jeszcze mniejszej liczbie bledów.Urzadzenie do stosowania sposobu charakteryzu¬ je sie tym, ze wyjscie ukladu logicznego, który porównuje kazdy znak z odpowiednim znakiem pózniej odebranej informacji, dla znaków o nie¬ prawidlowej wadze kodu i dla nieidentycznych znaków przesyla sygnal bledu i jest polaczone z ukladem liczacym i porównujacym dla znaków blednych, a takze z pamiecia kontrolna o k blo¬ kach dla aktualnie sprawdzanej informacji k-zna¬ kowej i ze miedzy wyjsciem pamieci kontrolnej i wejsciem pamieci buforowej dla informacji o aktualnie najmniejszej liczbie bledów wlaczony Jest uklad logiczny I, którego drugie wejscie dolaczo¬ ne jest do ukladu liczacego i porównujacego i tyl¬ ko wtedy przepuszcza informacje z pamieci kon¬ trolnej do pamieci buforowej, gdy liczba znaków blednych informacji co najwyzej jest równa licz¬ bie zadanej przez dodatkowe srodki przelaczajace.Pierwszy wariant urzadzenia zgodnie z wynalaz¬ kiem zawiera uklad logiczny jednym wejsciem po¬ laczony z wejsciem, a drugim wejsciem z wyjsciem pamieci wstepnej o k blokach. Ponadto na wejsciu pamieci wstepnej wlaczony jest uklad cechujacy bledne znaki z równoleglym pierwszym ukladem kontroli kodu i dla znaków o nieprawidlowej wa¬ dze przesyla znak bledny, dalej do pierwszych m komórek pamieci kontrolnej dolaczony jest dru¬ gi uklad kontroli kodu, który przy kazdym znaku o nieprawidlowej wadze kodu i kazdym blednym znaku wysyla sygnal bledu do ukladu liczacego i porównujacego dla znaków blednych, a inne wej¬ scie ukladu logicznego I wlaczonego miedzy wyj¬ scie pamieci kontrolnej i wejscie pamieci buforo¬ wej otwierane jest przez wyjscie ukladu logiczne¬ go i porównujacego wtedy, gdy liczba blednych znaków informacji co najwyzej jest równa liczbie 4 zadanej przez przelacznik polaczony z ukladem li¬ czacym i porównujacym. ;' Drugi wariant rozwiazania charakteryzuje sie tym, ze do przewodu wejsciowego pfemieci kontrol¬ nej o k blokach dolaczone sa dodatkowa pamiec o k+1 blokach i pierwszy uklad kontroli kodu, a do pierwszego bloku pamieci kontrolnej i do ostatniego bloku dodatkowej pamieci kontrolnej uklad porównujacy znaki. Uklad porównujacy zna¬ ki przy nieidentycznych znakach w obydwu blo¬ kach pamieci i pierwszy uklad kontroli Icodu dla znaku o nieprawidlowej wadze kodu wysylaja sy¬ gnal wyjsciowy na jedno lub drugie wejscie ukla¬ du logicznego, który przy tym wysyla sypial ble¬ du, który w pierwszym bloku pamieci kontrolnej zapisuje znak bledu i przelacza w ukladzie licza¬ cym i porównujacym dla blednych znaków licznik znaków blednych w nastepny stan. W tym warian¬ cie istnieje drugi licznik znaków blednych, który przelaczony jest przez sygnal bledu drugiego ukla¬ du kontroli kodu dolaczonego do wejscia pamieci buforowej i istnieja srodki przelaczajace, które po¬ równuja stany obydwu liczników znaków blednych i tylko przy nizszej wartosci stanu pierwszego licz¬ nika znaków blednych otwieraja drugie wejscie ukladu logicznego I wlaczonego miedzy wyjscie pamieci kontrolnej i wejscie pamieci buforowej.W obydwu wariantach informacja przesylana w danej chwili do pamieci buforowej ma znaków blednych mniej od wszystkich informacji, dla któ¬ rych sprawdza sie wage kodu i identycznosc. Dru¬ gi wariant urzadzenia moze byc uzyty do ustala¬ nia, czy urzadzenie odpowiadajace minelo obszar dzialania odpowiedniego urzadzenia zapytujacego.W tym celu nalezy zapewnic, aby pierwszy licz¬ nik znaków blednych mial co najwyzej k bitów i do wyjscia, które przy maksymalnej wartosci licznika wysyla sygnal sterujacy, dolaczone bylo wejscie blokujace ukladu blokujacego i wejscie ustawiajace ukladu logicznego I, którego inne wej¬ scie ustawiajace sterowane jest przez przelacznik znaków blednych, gdy stan drugiego licznika bled¬ nych znaków co najwyzej równy jest stanowi usta¬ wionemu na przelaczniku blednych znaków i aby istnial licznik sterujacy przelaczany przez sygnaly wyjsciowe ukladu logicznego I, który po kazdym zapisie informacji do pamieci kontrolnej o k blo¬ kach przelaczany jest przez uklad blokujacy w swój stan podstawowy, gdy pierwszy licznik bled¬ nych znaków nie osiagnal najwyzszej wartosci, na¬ tomiast przy osiaganiu zalozonej wartosci wysyla sygnal w celu dalszego przesylania informacji za¬ wartej w pamieci buforowej do pamieci wzgled¬ nie do urzadzenia dla wyprowadzania danych.Przedmiot wynalazku jest uwidoczniony w przy¬ kladzie wykonania na rysunku, na którym fig. 1 przedstawia schemat blokowy polaczen pierwszego przykladu, fig. 2 schemat blokowy polaczen dru¬ giego przykladu, fig. 3 czasowy przebieg stanów srodków przelaczajacych przykladu pokazanego na fig. 2 przy mijaniu urzadzenia zapytujacego przez urzadzenie odpowiadajace. W przykladach przed¬ stawionych na fig. 1 i 2 zaklada sie, ze przesyla¬ nie tej samej informacji powtarzane jest cyklicz¬ nie kilkakrotnie. 10 15 25 90 35 55 6082 934 Informacja k-znakowa powinna przy tym skla¬ dac sie z k = 12 znaków przedstawionych w ko¬ dzie „2 z 5". Te znaki przesylane sa na fig. 1 z nie- uwidocznionego urzadzenia odbierajacego urzadze¬ nia zapytujacego przez przewód 1 z jednej strony do ukladu cechujacego bledne znaki 10 i z drugiej strony do ukladu kontroli kodu 11. Piec elemen¬ tów kodowych kazdego znaku odbieranej infor¬ macji zapamietuje sie chwilowo w pieciu komór¬ kach 100 do 104 ukladu cechujacego bledne znaki 10 i w pieciu komórkach 110 do 114 ukladu kon¬ troli kodu 11, przy czym aktualnie przyporzadko¬ wane komórki polaczone sa ze soba przewodami 115 do 119. Przy tym uklad kontroli kodu spraw¬ dza, czy kod znaku ma wage „2". Przy prawidlo¬ wej wadze kodu znak jest przesylany przez prze¬ wód 2 do pamieci wstepnej 20. Przy nieprawidlo¬ wej wadze kodu zamiast znaku do komórek 100 do 104 zapisuje sie znak bledny, który na przyklad ma wage kodu „5" i jest przekazywany do komó¬ rek 200 do 204 pamieci wstepnej 20. Ta transmisja moze nastapic przy napotkaniu w danej chwili na¬ stepnego znaku w ukladzie cechujacym bledne znaki.Pamiec wejsciowa 20 sklada sie z k = 12 bloków o m*k = 60 komórkach. Kazdy znak przesylany z ukladu cechujacego bledne znaki 10 do pamieci wejsciowej 20 zapisany jest przede wszystkim do komórek 200 do 204 pierwszego bloku i przy kaz¬ dym nastepnym znaku przesylany do nastepnych komórek. Gdy pierwszy znak pózniej odebranej informacji w nastepnym cyklu zapamietywany jest w ukladzie cechujacym bledne znaki 10, wczesniej odebrana informacja znajduje sie calkowicie w pa¬ mieci wejsciowej 20, a mianowicie w komórkach 200 do 204 ostatni znak i w komórkach 205 do 209 pierwszy znak.Znak przesylany z ukladu cechujacego bledne znaki 10 jest kierowany przez przewód 21 na wej¬ scie ukladu logicznego 22, którego drugie wejscie przez przewód 23 dolaczone jest do wyjscia pierw¬ szej pamieci wejsciowej 20. Znaki przychodzace na wejscia sa chwilowo buforowane w ukladzie lo¬ gicznym 22 i pózniej sprawdza sie ich identycz¬ nosc. Przy identycznosci i wadze kodu „n" przesy¬ la sie ten znak przez przewód 3 do pamieci kon¬ trolnej 30. Przy braku identycznosci i przy bled¬ nym znaku uklad logiczny 22 wysyla znak bledu przez przewód 3. W danej chwili przy zapisaniu znaku pózniej odebranej informacji do komórek 200 do 204 odpowiedni znak wczesniej odebranej informacji przesylany jest z komórek 205 do 209 przez przewód 23 do ukladu logicznego 22, gdzie w opisany sposób porównywany jest ze znakiem wczesniej odebranym i przy identycznosci nie zmienia sie go, a przy braku identycznosci znak o wadze kodu „2" przesylany jest jako znak ble¬ du do pamieci kontrolnej 30.Pamiec kontrolna 30 sklada sie z m*k = 60 ko¬ mórek, z których komórki 300 do 304 polaczone sa przez przewody 315 do 319 z odpowiednimi komór¬ kami 310 do 314 drugiego ukladu kontroli kodu 31.Jesli przez przewód 3 przesylany jest znak bledu o wadze kodu „5" lub znak nie ma, na skutek na przyklad zaklócenia, wlasciwej wagi „2", to uklad kontroli kodu 31 wysyla przez przewód 32 sygnal bledu do ukladu liczacego i porównujacego 33 dla blednych znaków. Dalej do pierwszych pieciu ko¬ mórek 300 do 304 zamiast znaku z bledem kodu 5 zapisuje sie znak bledu. Wszystkie k = 12 znaki informacji przesylanej z pamieci wejsciowej 20 sprawdzane sa jeszcze raz kolejno w ukladzie kon¬ troli kodu 31 czy maja wage kodu „2". Kazdy w ten sposób otrzymany znak bledu powoduje sygnal w bledu w ukladzie kontroli kodu 31* Liczba powstalych sygnalów bledu zliczona jest w ukladzie liczacym i porównujacym 33 i zapamie¬ tywana przy kazdej przesylanej informacji. Jesli w pamieci kontrolnej 30 zapamietywanych jest 15 k = 12 znaków wczesniej odebranej informacji, to przy przekazywaniu dwunastu znaków pózniej ode¬ branej informacji z pamieci wejsciowej 20 znaki wczesniej odebranej informacji przesylane sa ko¬ lejno z pamieci kontrolnej 30 przez przewód 34 do 20 ukladu logicznego I 35. Gdy uklad liczacy i po¬ równujacy 33 we wczesniej odebranej informacji zliczy co najwyzej tyle znaków bledu, ile dopusz¬ czalnych jest dla kazdej informacji na ustawia¬ nym przelaczniku 36, wtedy otwiera on przez prze- 25 wód 331 wejscie ustalajace ukladu logicznego I 35.Ten nastepnie przepisuje przez przewód 4 znaki wczesniej odebranej informacji do pamieci bufo¬ rowej 40. Przy zapisywaniu dwunastu znaków póz¬ niej odebranej informacji do pamieci kontrol- 30 nej 30 sygnaly bledów zliczane sa przez uklad li¬ czacy i porównujacy 33. Wyniki porównuje sie z wczesniej odebrana informacja.W ukladzie liczacym i porównujacym 33 niszczy sie wynik zliczania znaków bledu wczesniej ode- 35 branej informacji, gdy wynik zliczania pózniej odebranej informacji jest mniejszy. Uklad liczacy i porównujacy 33 otwiera przez przewód 331 uklad logiczny I 35, tak ze pózniej odebrana informacja moze byc przesylana do pamieci buforowej 40. Te 40 przebiegi sa powtarzane tak dlugo, az w pamieci kontrolnej 30 zapamieta sie pózniej odebrana in¬ formacja o mniejszej liczbie bledów, niz jest to wskazywane przez uklad liczacy i porównujacy 33 liczacy znaki bledu wczesniej odebranej infor- 45 macji.Pamiec buforowa 40 sklada sie z k = 12 bloków 401 do 412 dla wszystkich dwunastu znaków in¬ formacji. Podobnie jak w pamieci wejsciowej 20 i pamieci kontrolnej 30 równiez tutaj zapamietuje 50 sie w danej chwili ostatni znak informacji w pierwszym bloku pamieci 401 a pierwszy znak w ostatnim bloku pamieci 412. Jesli pózniej odebra¬ na informacja zapamietana w pamieci kontrol¬ nej 30 zawiera mniej znaków blednych niz wcze- 55 sniej odebrana informacja w pamieci buforowej 40, wtedy uklad liczacy i porównujacy 33 daje poten¬ cjal blokujacy przez przewód 332 na wejscie ne¬ gujace ukladu blokujacego 42, którego drugie wej¬ scie przez przewód 41 polaczone jest z wyjsciem «o pamieci buforowej 40. Przez to przy przesylaniu pózniej odebranej informacji z pamieci kontrol¬ nej 30 do pamieci buforowej 40 wczesniej odebra¬ na informacja przekazywana jest przez przewód 41 do ukladu blokujacego 42, z którego jednak nie 65 jest przesylana przez przewód 421. Jesli pózniej82 934 7 odebrana informacja w pamieci kontrolnej 30 za¬ wiera tyle samo lub wiecej znaków blednych jak wczesniej odebrana informacja w pamieci buforo¬ wej 40, to uklad liczacy i porównujacy 33 wylacza przez przewód 331 potencjal otwierajacy na wej¬ sciu ustawiajacym ukladu logicznego 35. Jesli zli¬ czona przez uklad liezacy i porównujacy 33 liczba sygnalów bledu kolejno przekazywanych z pamie¬ ci kontrolnej 30 informacji jest równa lub prze¬ kracza liczbe zadana przez przelacznik 36, na przy¬ klad trzykrotnie to potencjal blokujacy podawany na przewód 332 jest usuwany. Dalej przez prze¬ wód 333 na wejscie pamieci buforowej 40 przeka¬ zywane sa impulsy przesuwajace zawartosc tej pa¬ mieci. W ten sposób wczesniej odebrana informa¬ cja o najmniejszej liczbie bledów zapamietana w pamieci buforowej 40 przesylana jest przez prze¬ wód 41, uklad blokujacy 42 i przewód wyjscio¬ wy 421 do niepokazanej na rysunku pamieci.W przykladzie z fig. 2 istnieje pamiec kontrol¬ na 58 i pamiec buforowa 7. Kazdy znak kieruje sie z niepokazanego na rysunku urzadzenia odbie¬ rajacego przez przewód 5 do dodatkowej pamieci kontrolnej 51 o k+1 blokach i równoczesnie do drugiej pamieci kontrolnej 53 o k = 12 blokach zlozonych kazdy z pieciu komórek. Wyjscie ostat¬ niego bloku 511 dodatkowej pamieci kontrolnej 51 polaczone jest z wejsciem ukladu porównujacego znaki 52. Inne wejscie tego ukladu porównujacego laczy sie z wyjsciem pierwszego bloku 531 pamie¬ ci kontrolnej 53.Uklad porównujacy 52 sprawdza identycznosc znaku przesylanego w danej chwili do bloku 531 pamieci kontrolnej 53, kazdej pózniej odebranej informacji z odpowiednim znakiem uprzednio prze¬ slanej do dodatkowej pamieci kontrolnej 51 wcze¬ sniej odebranej informacji. Ten znak wczesniej odebranej informacji jest w tym momencie prze¬ kazywany do ostatniego bloku 511.Uklad porównujacy 52 wysyla sygnal bledu do ukladu logicznego 55, gdy porównywane znaki nie sa identyczne. W ukladzie kontroli kodu 54 spraw¬ dza sie poza tym kazdy znak przed zapamietaniem w pamieci kontrolnej 53, czy ma prawidlowa wage kodu. Jesli sprawdzany znak nie ma wagi kodu „2", to uklad kontroli kodu 54 wysyla przez przewód 541 sygnal bledu do ukladu logicznego 55. Kontro¬ la kodu i identycznosci odbywa sie równoczesnie.Przy sygnale bledu na jednym lub obu wejsciach uklad logiczny 55 wysyla sygnal bledu, który przez przewód 552 przelacza pierwszy licznik blednych znaków 6 ukladu liczacego i porównujacego dla znaków blednych i przez przewód 551 zapisuje w bloku 531 pamieci kontrolnej 53 zamiast odbiera¬ nego znaku znak bledu. Wyjscie pamieci kontrol¬ nej 53 laczy sie przez przewód 532 z wejsciem ukladu logicznego 56, którego inne wejscie dola¬ czone jest do przerzutnika 61 w ukladzie liczacym i porównujacym. Wyjscie ukladu logicznego 56 la¬ czy sie przez przewód 561 z wejsciem pamieci bu¬ forowej 7 i z wejsciem drugiego ukladu kontroli kodu 71.Pamiec buforowa 7 ma k = 12 bloków o n =5 ko¬ mórkach. Wyjscie tej pamieci buforowej 7 laczy sie z nieprzedstawiona na rysunku pamiecia wzgle- 8 dnie z urzadzeniem do wprowadzania informacji.Uklad kontroli kodu 71 pracuje tak samo, jak uklad kontroli kodu 54 i wysyla, przy nieprawidlo¬ wej wadze kodu sprawdzanego znaku, sygnal prze¬ laczajacy przez przewód 711 do drugiego licznika blednych znaków 8. Liczniki 6 i 8 maja taka sama liczbe k = 12 bitów, a ich wyjscia polaczone sa z wejsciami ukladu porównujacego 62 bity liczni¬ ków.Uklad porównujacy 62 wlacza sie do kazdej in¬ formacji na krótki okres i wysyla przy tym impuls ustawiajacy do przerzutnika 61, gdy stan licznika znaków blednych 6 jest mniejszy od stanu liczni¬ ka 8. Do wyzerowania wzglednie ustawienia licz¬ nika blednych znaków 6 i 8, ukladu porównujace¬ go 62 i bistabilnego przerzutnika 61 uzywa sie im¬ pulsów zegarowych wytwarzanych przez urzadze¬ nie nie przedstawione na rysunku. Te impulsy ze¬ garowe NI, N2 i N3 nastepuja zaraz po sobie i po¬ wtarzaja sie po wpisaniu kazdej dwunastoznako- wej informacji do pamieci kontrolnej 51 i 53. Im¬ pulsy NI powoduja ustawienie przerzutnika 61 w zakreskowane polozenie odpowiadajace umownie okreslonemu stanowi jednego z jego wyjsc. Impul¬ sy N2 wlaczaja uklad porównujacy 62 i taktuja uklad blokujacy 91.Impulsy N3 przelaczaja pierwszy licznik bled¬ nych znaków 6 bezposrednio i posrednio przez uklad logiczny 81, gdy przerzutnik 61 jest w polo¬ zeniu niezakreskowanym, drugi licznik blednych znaków 8 w ich podstawowe (zerowe) stany. Jesli licznik 6 przy zliczaniu blednych znaków znajdzie sie miedzy dwoma impulsami zegarowymi N3 w swoim polozeniu koncowym, to daje on przez prze¬ wód 601 na wejsciu negujacym ukladu blokujace¬ go 91 potencjal blokujacy i otwiera jedno z wejsc ukladu logicznego I 92. Jesli w tym momencie stan drugiego licznika blednych znaków 8 jest mniejszy lub równy od liczby bledów dopuszczal¬ nych, nastawianych na przelaczniku blednych zna¬ ków 82, to otwarte jest równiez przez przewód 921 inne wejscie ukladu logicznego I 92. Wtedy ten uklad logiczny wysyla impuls przelaczajacy do licznika sterujacego 9.Przy osiagnieciu zadanego stanu licznik steruja¬ cy wysyla przez swoje wyjscie 901 sygnal, który powoduje przyjecie informacji z pamieci buforo¬ wej 7 do pamieci wzglednie do urzadzenia wypro¬ wadzania danych. Jesli licznik 6 miedzy dwoma impulsami zegarowymi N3 nie znajdzie sie o swoim koncowym polozeniu, to nie jest blokowany po¬ przez wejscie blokujace uklad blokujacy 01 i im¬ puls zegarowy N2 ustawia przez uklad blokujacjr licznik sterujacy 9 w polozenie podstawowe.Podzielony na dwie czesci diagram z fig. 3 obja¬ snia blizej sposób dzialania przykladu wykonania z fig. 2. W wierszach diagramu szczególowo przed¬ stawiono impulsy zegarowe NI, N2 i N3, znak za¬ warty aktualnie w ostatnim bloku 511 pierwszej pamieci kontrolnej 51 i w pierwszym bloku 531 drugiej pamieci buforowej 53 przed badaniem ko¬ du i identycznosci, sygnaly wyjsciowe ukladu lo¬ gicznego LUB 55, znak zawarty aktualnie w bloku pamieci 531 po kontroli kodu i identycznosci wzglednie znak bledu Z (wiersz 531N), stany 10 15 20 25 90 35 * 45 50 55 6082934 9 pierwszego licznika blednych znaków 6, impulsy wyjsciowe drugiego ukladu kontroli kodu 71, stany drugiego licznika blednych znaków 8, impulsy wyjsciowe ukladu porównujacego 62 dla stanów liczników, niezakreskowane polozenie przerzutni- s ka 61, znak zawarty w danej chwili w pierwszym bloku pamieci buforowej 7, impulsy wyjsciowe ukladu logicznego I 92 i ukladu blokujacego 91 i zawartosc bitów licznika sterujacego 9.W przykladach wykonania fig. 1 i 2 zaklada sie, io ze odbierane informacje skladaja sie z k = 12 zna¬ ków; Na diagramie fig. 3 natomiast dla uproszcze¬ nia zaklada sie odbiór informacji zawierajacej tyl¬ ko cztery znaki. Przy tym przyjeto, ze z urzadze¬ nia odpowiadajacego powinna byc przesylana in- 15 formacja A, B, C, D. W czasie fazy Rl odbioru i przesylania pierwszej informacji w bloku 511 do¬ datkowej pamieci kontrolnej 51 znajduja sie tylko kolejne bledne znaki o nieprawidlowej wadze ko¬ du, które oznaczone sa przez litere X. Przy po- 20 tównywaniu zawartosci bloków pamieci 511 i 581 przez uklad porównujacy znaki 52 podczas fazy odbioru Rl po pobraniu pierwszego blednego zna¬ ku X z bloku 581 odczytuje sie znaki B, C i D o wadze kodu „2": uklad porównujacy 52 nie 25 stwierdza identycznosci ze znakiem pobranym z bloku pamieci 511 i przy kazdym porównaniu zna¬ ków wysyla sygnal bledu do ukladu logicznego < LUB 55.Sygnaly wyjsciowe tego ukladu logicznego po- 30 woduja przez przewód 551 zapisanie znaków bledu Z do bloku pamieci 531 oraz przez przewód 552 zapis liczby cztery w pierwszym liczniku blednych znaków. Impulsy zegarowe NI: N2 jeszcze nie od- dzialywuja, natomiast impuls zegarowy N3 usta- 35 wia licznik 6 w jego podstawowy stan.Podczas fazy odbioru R2 zapamietuje sie w blo¬ ku 511 pamieci kontrolnej 51 kolejno bledny znak X i znaki B, C i D. Informacja A, B, C i D prze¬ sylana w fazie odbioru R2 zawiera znaki o wadze 40 kodu „2", jednakze okazuje sie, ze dwa porówny¬ wane znaki a mianowicie pierwszy i trzeci póz¬ niej i wczesniej odebranej informacji nie sa iden¬ tyczne.Uklad porównujacy powoduje dla tych znaków 45 powstanie sygnalu na wyjsciu ukladu logicznego LUB 55, przez co zapisuje sie do bloku pamieci 531 zamiast nieidentycznego znaku znak bledu Z.Ponadto licznik 6 przelaczany jest o dwa. Przy wlaczeniu urzadzenia drugi licznik blednych zna- 50 ków 8 ustawiony byl na najwyzsza swoja wartosc* Po drugiej fazie odbioru R2 porównuje sie stany liczników 6 i 8 impulsem zegarowym N2 w ukla¬ dzie porównujacym 62. Poniewaz licznik 6 zawiera mniejsza liczbe niz licznik 8, uklad porównujacy 62 55 ustawia przerzutnik 61 w niezakreskowane polo¬ zenie, przez co przygotowuje sie otwarcie ukladu logicznego I 56. Nastepny impuls zegarowy N3 ustawia liczniki 6 i 8 w ich stany podstawowe.Podczas fazy odbioru R3 przesyla sie nastepne eo informacje A, B, C, D, których znaki zapisuje sie kolejno do pierwszego bloku 531 pamieci kontrol¬ nej 53. Znaki Z, B, Z, D wczesniej odebranej in¬ formacji (wiersz 531N) znajdujace sie uprzednio w pamieci kontrolnej 53 przesylane sa przez otwar- 65 ty uklad logiczny I 56 pamieci buforowej 7. Tylko przy trzecim znaku C pózniej odebranej Informa¬ cji A» B, C, D, nie zachodzi zgodnosc z trzedm znakiem A wczesniej odebranej informacji A, B, A, D. Totez uklad porównujacy 52 przez uklad lo¬ giczny LUB 55 wysyla tylko sygnal bledu do licz¬ nika 6, który przez to przelaczony jest o jeden.Równoczesnie zapamietuje sie w pamieci kontrol¬ nej 53 w bloku 531 zamiast znaku C znak ble¬ du Z. Przy przekazywaniu wczesniej odebranej informacji Z, B, Z, D do pamieci buforowej 7 uklad kontroli kodu 71 przelacza dla obydwu zna¬ ków bledu Z drugi licznik blednych znaków 8 o jeden. Po przekazaniu informacji impuls zegaro¬ wy NI przelacza przerautnik 61 w polozenie za- kreskowane. "* W czasie impulsu zegarowego N2 uklad porów¬ nujacy 62 wysyla sygnal ustawiajacy do przerzut- nika 61, poniewaz wartosc licznika blednych zna¬ ków 6 jest nizsza od wartosci licznika blednych znaków 8. Impuls zegarowy N3 ustawia obydwa liczniki znaków blednych 6 i 8 w stany podstawo¬ we. Podczas fazy odbioru R4 uklad porównuja¬ cy 52 nie stwierdza dla zadnego znaku przesyla¬ nej informacji braku identycznosci z wczesniej odebrana informacja. Totez licznik 6 pozostaje w swoim podstawowym stanie.Przy przekazywaniu wczesniej odebranej infor* macji A, B, Z, D z fazy odbioru R3 z pamieci kontrolnej 58 do pamieci buforowej 7 uklad kon¬ trolny kodu 71 okresla znak bledu Z i przelacza licznik 8 o jeden.Informacja Z, B, Z, D znajdujaca sie uprzednio w pamieci buforowej 7 zostala przy tym zniszczo¬ na.Podczas fazy odbioru R5 stwierdza sie identycz¬ nosc i poprawnosc wagi kodu „2" znaków na od¬ powiadajacych sobie miejscach odebranej infor¬ macji. Oba liczniki 6 i 8 pozostaja przez to w sta¬ nach podstawowych. W czasie impulsu zegarowe¬ go N2 uklad porównujacy 62 nie zmienia stanu licznika i przerzutnik 61 pozostaje w polozeniu niezakreskowanym, spowodowanym przez impuls zegarowy NI. Znaki A, B, C, D informacji z fazy odbioru R4 przesylane sa podczas fazy odbioru R5 z drugiej pamieci kontrolnej 53 do pamieci bufo¬ rowej 7. Ta informacja ma najmniejsza ilosc ble¬ dów i jest buforowana do momentu, az zostanie wywolana przez sygnal na wyjsciu 901 licznika ste¬ rujacego 9. Gdy urzadzenie odpowiadajace oddali sie z obszaru dzialania zapytujacego, odbierane sygnaly sa coraz slabsze, tak ze informacje odbie¬ rane sa najpierw blednie, a pózniej zupelnie nie moga byc odbierane.W fazie odbioru Rx—4 urzadzenie odpowiadaja¬ ce zaczyna oddalac sie z obszaru dzialania urza¬ dzenia zapytujacego. Informacja zawiera przy tym dwa bledne znaki X. W fazie odbioru Rx—3 juz wszystkie odbierane znaki sa bledne, tak ze licz¬ nik 6 ustawiony jest w swój najwyzszy stan. Licz¬ nik 8 pozostaje jednakze w stanie podstawowym, poniewaz uklad logiczny I 56 blokowany jest przez przerzutnik 61, przez to pózniej odebrana infor¬ macja A, B, Z, Z nie jest przekazywana i stad uklad kontroli kodu 71 nie wysyla impulsów prze-11 laczajacych. W tym polozeniu przelacznik 82 otwie¬ ra uklad logiczny 92, który wysyla impuls przela¬ czajacy do licznika sterujacego 9 zawsze wtedy, gdy licznik 6 ustawiony w swój podstawowy stan przez impuls zegarowy N3 ponownie ustawiony zostanie na najwyzsza swoja wartosc.Licznik sterujacy nie moze byc wlaczony przez impuls zegarowy N2 w swój stan podstawowy, po¬ niewaz potencjal licznika 6 przy najwyzszym jego stanie blokuje uklad blokujacy 91. Licznik 6 w przedstawionym przykladzie ustawiony jest czte¬ rokrotnie na swoja najwyzsza wartosc, mianowicie podczas faz odbioru Rx—2, Rx—3, Rx—1 i Rx.Przez to ustawiony jest czwarty bit licznika. Jesli przykladowo trzeci bit licznika polaczony jest z wyjsciem 901, to sygnal wyslany z tego bitu licz¬ nika na koncu fazy odbioru Rx—1 powoduje prze¬ kazanie informacji z pamieci buforowej 7 do nie- przedstawionej pamieci wzglednie do urzadzenia do wyprowadzania danych. Wynalazek nie ogra¬ nicza sie tylko do przedstawionych przykladów.Urzadzenie wedlug fig. 1 mozna przykladowo uzupelnic, wlaczajac szeregowo miedzy pamiec wejsciowa 20 i pamiec kontrolna 30 dalsze pamie¬ ci wejsciowe, których wyjscia dolaczone bylyby do dalszych wejsc ukladu logicznego 22. Przy dwu do¬ datkowych pamieciach wejsciowych odbierane in¬ formacje moglyby byc porównywane nie tylko z dwu faz odbioru, ale z czterech kolejnych faz od¬ bioru. Dalej mozna porównywac informacje z faz niekoniecznie kolejnych ale przykladowo z kazdej trzeciej fazy odbioru. Podobnie licznik sterujacy 9 z fig. 2 moze byc tak ustawiony, ze dopiero przy osiagnieciu bardziej znaczacego bitu niz trzeci wy¬ syla sygnal przez swoje wyjscie 901.W praktyce dlugosc licznika zalezy od tego, jak czesto moga byc przesylane cyklicznie informacje przy najwiekszej szybkosci urzadzenia poruszaja¬ cego sie w obszarze dzialania. Z drugiej strony ta dlugosc nie moze byc zbyt niska, poniewaz przy krótkookresowych zaklóceniach moze byc wypro¬ wadzana zawartosc pamieci buforowej 7, chociaz nie zostala jeszcze przyjeta informacja o mozliwie najmniejszej liczbie bledów.Przyklady wykonania narysowane sa jako sche¬ maty blokowe. Dla kazdego poszczególnego sche¬ matu mozliwych jest naturalnie wiele wariantów wykonania. PL PL